1、差分信号

高速串行总线的普及,使得单板上差分信号越来越多,对高速差分信号的处理主要有以下布线要求:

  • 各类差分线的阻抗要求是不同的,根据设计要求,通过阻抗计算软件计算出差分阻抗和对应的线宽间距,并设置到约束管理器。
  • 差分线通过互相耦合来减少共模干扰,在条件许可的情况下要尽可能平行布线,两根线中线不能有过孔或其他信号。
  • 差分对需要严格控制相位,所以对内需要严格控制等长。
  • 为减少损耗,高速差分线换层时可以在换层孔的附近添加过孔。

2、高速总线

DDR FSB等高速总线的共同特征就是一般都分为数据、地址、时钟、控制、命令等不同种类的信号,并且有相应的时序操作关系。在布线的时候需要考虑对这些种类进行区分,并了解时序要求进行等长控制。

对高速总线的处理主要体现在以下几点。

  • 阻抗控制:各类总线的阻抗要求略有不同,可以根据设计要求,通过阻抗计算软件来计算出相应的阻抗设计方案。
  • 同组同层:同一组信号需要走在一起,条件允许的情况下,尽量走在同一层,这样使得同一组信号的周围环境也会比较相似,包括过孔的长度和过孔的STUB也是一致的,在控制时序的时候也相对比较容易些。同时同组同层也是串扰控制的需要。
  • 时序等长:按照时序要求做等长控制。

3、时钟线

时钟的处理方法也是在PCB布线时需要特别重视的。有经验的设计工程师会在一开始就理清时钟线,明确各种时钟之间的关系,布线的时候就能处理得更好。并且时钟信号也经常是EMC设计的难点,需要过EMC测试指标的项目要尤其注意。

时钟线除了常规的阻抗控制和等长要求外,还需要注意以下问题:

  • 时钟线尽量选择优选布线层。
  • 时钟信号尽量不要跨份额,更不要沿着分割区布线。
  • 注意时钟信号与其他信号的间距,至少满足3W。
  • 有EMC要求的设计,较长的时钟线尽量选择内层布线。
  • 注意时钟信号的端接匹配。

4、模拟信号

模拟信号的主要特点是抗干扰性差,布线时主要考虑对模拟信号的保护。

对模拟信号的处理主要体现在以下几点:

  • 为增加其抗干扰能力,走线要尽量短。
  • 部分模拟信号可以放弃阻抗要求,走线可以适当加粗。
  • 限定布线区域,尽量在模拟区域内完成布线,远离数字信号。

5、接口信号

常见的接口有RJ-45、USB、HDMI等,有高速的也有低速的,在此举一个最常见的接口,网口的处理方式。

在布线方面除了需要遵循高速差分的布线原则外还需要注意:

  • RJ-45本身接机壳地(保护地PGND),此地平面要从变压器下面开始与单板内部数字地隔离,变压器中间对应的所有层建议掏空。
  • 所有外来信号都不得在变压器下方布线,更不允许信号从初、次级中间穿过。

 

免责声明:文章来源于网络,版权归原作者所有,如有侵权,请联系删除