【浙江理工电赛】低频双相正弦信号发生器(F题) - 嘉立创EDA开源硬件平台

编辑器版本 ×
标准版 Standard

1、简单易用,可快速上手

2、流畅支持300个器件或1000个焊盘以下的设计规模

3、支持简单的电路仿真

4、面向学生、老师、创客

专业版 professional

1、全新的交互和界面

2、流畅支持超过3w器件或10w焊盘的设计规模,支持面板和外壳设计

3、更严谨的设计约束,更规范的流程

4、面向企业、更专业的用户

标准版 【浙江理工电赛】低频双相正弦信号发生器(F题)

简介:题目:低频双相正弦信号发生器(F题) 成员:冯泽霖、罗浩伦、王宇航 获奖情况:浙江理工大学第五届电子设计大赛校三等奖

开源协议: GPL 3.0

(未经作者授权,禁止转载)

创建时间: 2020-06-25 16:14:17
更新时间: 2021-12-19 17:19:21
描述
## 本项目获浙江理工大学第五届电子设计竞赛三等奖 #### 队伍编号:ZSTU023 #### 队伍成员:冯泽霖、罗浩伦、王宇航 #### 指导教师:吕军、戴燕云 ## 《校级电子设计竞赛》 设计总结报告 **题目:低频双相正弦信号发生器(F题)获奖情况:浙江理工大学第五届电子设计大赛校三等奖** # **1 设计任务与要求** 设计、制作一个低频双相信号发生器,它在特定的频率范围内输出两路\*\*\*独立\*\*\*的正弦波、方波、三角波、锯齿波、调制波(可\*\*\*程控设置\*\*\*产生信号的幅度、频率和相位差) ;并在 lcd 显示器上显示出当前两路信号输出的波形、频率、幅值以及相位差,在示波器上显示波形。 * **基本要求** : * (1)两路信号独立,均可程控输出正弦波、方波、三角波和锯齿波;(10分) * (2)两路信号输出最大幅度不低于 3V,每路幅度单独程控可调,设置分辨率 100mv;(10分) * (3)两路信号频率范围从 1000Hz 到2000Hz 可调,步进值 10Hz,频率准确 度不低于 1%,且每路信号频率和步进值单独程控可调;(10分) * (4)产生两路频率相同的正弦信号,程控设置其相位差,可以在 0—360 度内变化,步进 10 度;(10分) * (5)产生的方波、锯齿波占空比在 1%—99%范围内可调,设置分辨率不低于 1%;(10分) * **发挥部分** : * (1)两路信号输出最大幅度不低于 6V,每路幅度单独程控可调,设置分辨率不 低于 10mv;(5分) * (2)两路正弦信号频率步进值不大于 1Hz,频率准确度不低于 0.1%;(5分) * (3)两路同频正弦信号的相位差设置分辨率不大于 3 度;(10分) * (4)产生模拟幅度调制(AM)信号:在 100KHz~1MHz 范围内调制度 ma 可在10%~100%之间程控调节,步进量10%,正弦调制信号频率为100Hz;-(10分) * (5)产生模拟频率调制(FM)信号:在10KHz~1MHz 频率范围内产生1KHz最大频偏。且最大频偏可分为 500Hz/1KHz 二级程控调节,正弦调制信号为 100Hz;(10 分) * (6)花样输出:能在示波器上显示花样,例如:显示 W,V,L,N 等简易字母 的符号。(10分) * 说明 : * 1、作品中\*\*\*不得使用集成DDS芯片,不得使用单片机片内的DAC,\*\*\*如果使用集成 DDS芯片,扣5分,如果使用单片机片内DAC,扣5分。 * 2、设计报告正文中应包括系统总体框图、波形发生原理、主要的测试结果。详细电路 原理图、程序或电路图、测试结果用附件给出。 * 3、指标中所指的幅度为\*\*\*峰峰值\*\*\*。 # **2 低频双相正弦信号发生器模块与软件设计** * **2.1 FPGA核心板** 使用以Altera公司飓风四代芯片Cyclone Ⅳ EP4CE6E22C8为核心的FPGA核心板进行开发,FPGA 器件属于专用集成电路中的一种半定制电路,是可编程的逻辑列阵,能够有效的解决原有的器件门电路数较少的问题。FPGA 的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块RAM,布线资源,内嵌专用硬核,底层内嵌功能单元。由于FPGA具有布线资源丰富,可重复编程和集成度高,投资较低的特点,在数字电路设计领域得到了广泛的应用。使用FPGA核心板进行本题的制作,可以通过编程门阵列实现要求,达到\*\*\*完全程控\*\*\*的目标。 * **2.2 STM32F103VCT6核心板** 使用以意法半导体公司的STM32F103VCT6芯片为核心的开发板进行本题的制作。主流的Cortex内核具有极高的性能,丰富合理的外设、强大的软件支持以及全面丰富的技术文档让STM32开发板成为电子设计竞赛的不二之选。 * **2.3 DAC模块** 选用DAC900,10位分辨率,165MBPS高速差分电流输出的高性能数模转换器,超高速的速率完全满足本题的要求。在5V电源条件下,想实现6V的峰峰值是不可能的,故利用DAC900的差分输出,将差分电流输出转换为单端正负电压输出,最大值只需要达到±3V,可以方便地实现幅度要求。 * **2.4 后级放大电路** 以OPA695搭建同相放大器,OPA695是超宽带的电流反馈放大器,具有极高的转换速率和超宽的带宽,适用性很高。 * **2.5 系统软件设计** * **2.5.1 FPGA** 系统复位后,默认输出满量程1KHz正弦波,通过I/O口检测、接收STM32的命令,根据命令对输出波形进行处理。STM32默认拉低所有I/O口电平,当键盘发出指令时,拉高对应I/O口电平,FPGA对其进行判断并执行命令。 * **2.5.2 STM32** 系统启动后,进行系统的初始化、液晶初始化,等待按键中断,如果有按键按下后确认有按键按下,根据按键返回的值做相应处理。参数分别有通道选择、波形、频率、相位、占空比、幅度。 * **流程图:** ![图片3.jpg](//image.lceda.cn/pullimage/V4GcDrXtxoiZphxgIL9G3QGf0nuEuhRAUPSNDYqi.jpeg) * **作品图:** ![图片2.jpg](//image.lceda.cn/pullimage/nNknjj0SgZaI9G5pud7g4LDZgL7oMIZyuyzNOyYX.jpeg) **STM32与FPGA代码已开源。**
设计图
原理图
1 /
PCB
1 /
未生成预览图,请在编辑器重新保存一次
ID Name Designator Footprint Quantity
1 100n C1,C3,C4,C5,C8 0805 5
2 10u C2,C6,C7 0805 3
3 210S-1*10P L=11.6MMGold-plated black H1 210S-1X10P 1
4 Header-Male-2.54_1x3 H2,H3,H4,H5,H6 HDR-TH_3P-P2.54-V 5
5 Header-Male-2.54_1x1 P1 HDR-1X1/2.54 1
6 1k R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11 0805 11
7 2k R12 0805 1
8 200 R13,R14 0805 2
9 28.7 R15 0805 1
10 26.1 R16 0805 1
11 420 R17,R18 0805 2
12 50 R19 0805 1
13 DOSIN-806-0010 RF1 CONN-SMD_DOSIN-806-0010 1
14 DAC900E U1 TSSOP28L 1
15 OPA695ID U2 SOIC8 1

展开

工程视频/附件
序号 文件名称 下载次数
1

FPGA_signal_project.rar

296
2

STM32.rar

42
工程成员
侵权投诉
相关工程
换一批
加载中...
添加到专辑 ×

加载中...

温馨提示 ×

是否需要添加此工程到专辑?

温馨提示
动态内容涉嫌违规
内容:
  • 153 6159 2675

服务时间

周一至周五 9:00~18:00
  • 技术支持

support
  • 开源平台公众号

MP