震惊！我竟然在立创EDA画出了芯片版图！ - 嘉立创EDA开源硬件平台

写在前面、注意：本篇文章所描述内容均为互联网收集资料整理而成，并未包含限制保密级资料与信息，且遵循GPL V3.0版权协议，转载请附上原文出处链接及本声明，请知悉。

 

 

本工程使用立创EDA设计了一个基本功率MOS的版图，为了方便了解器件结构与原理的朋友学习。

一、在这里先浅介绍一下功率MOS与普通MOS的区别

传统MOSFET工作的基本要求是在栅电极上施加一个电压使栅绝缘层下的半导体表面形成导电沟道，这种MOS源漏是有交叉的，且只能用薄金属电极实现，导致了这种横向设计结构不能承受高耐压或者大电流

传统MOS结构图

而在纵向结构中，传输大电流的两个电极可以分别放在硅片的正反两面，从而避免使用薄金属的交叉电流传输结构，此外纵向结构的电势分部更适合承受高耐压

VD-MOSFET(Vertical-Diffused)垂直扩散场效应晶体管是在重掺N+衬底上生长一层N型外延层，由P型基区与N+源区的两次横向扩散结深之差形成沟道，这两个区域在离子注入过程中都是通过栅自对准工艺注人各自的掺杂杂质。

当不加栅压，漏极加正偏压时，VDMOSFET结构可以承受高压。此时，P型基区与N漂移区构成的J1结反偏，电压主要由厚的轻掺杂N漂移区承受。栅电极上加正电压时，MOS结构中产生漏极电流。在栅电极下方的P型基区表面形成反型层，当漏极加正偏压且栅电位为正时J2至J1形成反型层沟道提供了从源到漏的电子传输路径。

参考文献：[1] B.Jayant Baliga.功率半导体器件基础[M].电子工业出版社,2013:153-154

                  [2] Robert F. Pierret.半导体器件基础[M].电子工业出版社,2004:441

总而言之，垂直MOSFET就是传统MOS对称折叠而成，一般各位用的MOS管都是采用这个结构。

VDMOSFET结构元胞示意图

 

下图为VDMOS的版图,主要由内部的Cell元胞单元和周围的终端结构两部分组成，终端结的作用就是保证器件在高压情况 下的边缘部分能达到耐压的要求

功率VDMOS器件的版图

 

二、下面开始介绍功率VDMOS器件的制作流程以及对应本工程使用的各道版图

1.衬底制备

为了满足高耐压(200~1000V)耐压要求，衬底材料需要选择高电阻率，并要求晶格结构完整、无缺陷，其晶向和载流子寿命具有较高的均匀性和真实性。所以，硅单晶采用<100>晶向，衬底材料选用砷，其电阻率需要根据设计耐压计算，使得衬底电阻极小。之后在衬底上生长一层N-外延层，后续的工艺都在外延层上进行

 

2.终端掺杂

使用mask1终端结构光刻板，用光刻胶作为掩蔽层进行硼离子注入(终端结构版图红色为注入区域)，形成终端结构的结深，此道离子注入不进入元胞区，并且在高温退火下激活杂质离子，最终形成终端区的P-结深。

 

3.场氧化生长

生长10000A的场氧化层，并使用mask2源区光刻板进行有源区刻蚀，形成源区，目的是把元胞区与终端区隔离，后续工艺主要为元胞区工艺为主。元胞区还需要注入磷离子并且在高温退火下激活杂质离子，最终形成形成JFET区(源区版图绿色为要刻蚀开出的JFET区部分)

 

4.栅电极生长

生长600A的栅氧化层与5000A的多晶硅，并使用mask3硅栅光刻板进行多晶硅刻蚀，制作栅电极(硅栅版图蓝色为刻蚀后多晶硅剩余部分)

 

5.硼离子注入

形成Pbody区域。多晶硅与场氧化可以阻挡离子进入，称为自对准，充当一层光刻的作用，可以节省成本，经过高温推结后便形成了Pbody区。

 

6.源区掺杂

利用mask4源区光刻板制备光刻胶掩蔽层，进行砷离子注入形成N+源区(源区版图黄色为显影后光刻胶剩余部分)

 

7.制备介质层

到这步可以说明MOS的基本的结构已经形成了，后面的工艺就是制作接触电极。淀积一层10000A的BPSG磷硅玻璃介质层，作为栅与源的隔离

 

8.接触孔刻蚀

因为器件是由多个原胞并联而成的，所以需要使用金属连接到一起，并引出电极G与S。为了更直观的看出连接情况，可以使用套和图来辨别栅源的连接情况(金属版图紫色为被腐蚀的部分)

同时背面也要淀积一层金属形成漏极

 

10.压点刻蚀

金属制备完成后此时MOS便有了电性能，此时还需要进行最后一道压点刻蚀。为了保护芯片不受吸潮、外部颗粒等影响电性能导致失效，需要在表面涂布一层保护胶进行保护，利用mask7压点光刻板只开出需要的橙色区域以便后续的封装，其余部分都为光刻胶保护部分

 

11.测试

至此所有工序都已完成，成品芯片需要经过测试各项电参数合格后便可送至封装

封装打线后的MOS管

 

 

三、实际工艺步骤(silvaco仿真)

这部分主要介绍CELL区的工艺步骤

1.首先准备硅片外延，如是N型MOS则衬底为N型，后续工艺都在外延层上加工

一般器件的耐压很大一部分由外延层厚度与电阻率决定(外延层越厚，电阻率越大，BVDSS耐压也就越大，相对的RDSON也就越大)

外延硅片：

 

2.栅氧化层与栅极制备

先在外延层上生长一层很薄的氧化层作为G与S的绝缘层，一般厚度只有几百到几十nm，之后再在栅氧化层上淀积一层多晶层作为后续的栅极

栅氧与栅极：

 

3.栅极刻蚀

均匀涂布一层光刻胶，利用第二部分的mask3光刻板曝光后形成栅极图形，为下一步刻蚀准备

光刻胶：

曝光显影后：

刻蚀后：把光刻胶未保护的区域全部刻蚀掉，保留需要的部分

 

4.硼离子注入

注入硼离子定义形成Pbody区域。多晶硅与场氧化可以阻挡离子进入，称为自对准，充当一层光刻的作用，经过高温推结后便形成了Pbody区。

离子注入前：掺杂均匀分布

注入后：形成P型体区

高温退火后：推结

 

5.源区离子注入

利用mask4源区光刻板制备光刻胶掩蔽层，光刻显影后进行砷离子注入形成N+源区

砷离子注入后：图中黑线为一个PN结

对比结构图，现在一个VDMOS的基本结构已经形成，后续进行金属互联便可

 

6.介质层处理与接触孔刻蚀

对栅极覆盖的氧化层进行平坦化及致密处理保证绝缘性与可靠性，为后续的孔刻蚀与金属接触做好准备

 

 

7.金属淀积与刻蚀

引出电极G与S，背面为D极

实际工艺步骤会比上面描述的复杂很多很多很多很多，结构也比上图复杂，这里只是简单介绍一下，有兴趣的同学可以自行查阅资料

最简单的MOS管一般都需要几百道工序，复杂一点的CMOS工艺可以达到几千道工序，每道工序必不可少

 

是不是很简单？看完你也可以（狗头）

 

 

四、后面内容待补充