注意：现在的FPGA芯片很贵，我在咸鱼找了好久，终于发现这款比较便宜的芯片了，大概50元左右。这是唯一一个低于百元的了。。。。。

只要有加热台，BGA封装还是挺好焊接的，虽然第一次焊接失败了，第二次焊接才成功。

附件给的是官方源码，大佬们可以自行研究，毕竟这个课题有点老了

1.题目要求

本设计主要属于IP核一类的软核设计，软核包括逻辑描述、器件内部连线表和不能用外部一起进行的可测性设计。软核可经用户修改，以实现所需要的电路系统，它主要用于接口、编码、译码、算法和信道加密等对速度性能要求范围较宽的复杂系统。

2.题目分析

本文采用Intel公司的旋风四系列FPGA芯片，在EDA软件平台的支持下，进行基于FPGA的8051芯片的设计。在已公开的8051源代码的基础上，减少了设计面积，提高了处理速度。本设计采用超高速集成电路硬件描述语言（VHDL）进行编写，用Modelsim进行了功能仿真，在通过现有的51系列单片机的开发环境Keil，将51代码结合到FPGA中进行综合，最后下载到FPGA芯片中，进行物理验证，结果表明软核达到预期的效果。

3.总体方案设计图

4.原理图设计说明

FPGA芯片型号为EP4CGX150DF27I7，该芯片的特点主要是成本低、功耗低，拥有150000的逻辑单元，高达360个18乘18的乘法器，通用PLL4个，全局时钟网络8个，高达6.4M的嵌入式存储器，实现DSP处理密集型，最大可用IO口可达475个；EP4CGX150DF27I7在本次的设计中采用了核心板的方式设计，有利于二次开发和调试，也能够更加方便的查找问题。

由于FPGA芯片内部没有像单片机那样的内部晶体驱动器，所以FPGA采用的是有源晶振，有源晶振不需要目标芯片的内部振荡器，不仅减少了芯片的使用引脚，还提高了频率输出的稳定性。

Cyclone IV GX FPGA需要三组供电，分别为内核供电、PLL模拟电路供电和IO单元供电。FPGA内核供电为1.2V，本设计采用的是DC-DC电源供电，使用TPS564201降压型来设计该转换电路，与线性稳压器相比，在电压稳定的情况下可提供较大的电流。

程序存储器选用的是Flash，型号为W25Q128，存储容量为16Mbit。相较于EPROM，FLASH的存储容量更大。使用SPI协议实现FPGA芯片与Flash存储器的通信，Flash具有掉电不丢失数据的特点。将FPGA的D5、D6、E5和E6引脚连接到存储模块，再将程序存储在Flash中，FPGA上电后就能直接运行Flash中的程序，保证FPGA断电后程序不丢失。

5.代码说明

算术逻辑单元是一个纯组合逻辑，不需要时钟信号。它涵盖了加法、减法、乘法和除法的算术运算，以及与、或、异或、比较、取反和移位运算。

中心控制器是单片机不可或缺的核心，也是单片机的心脏，主要功能是处理来自其他模块的数据。中心控制器主要由有限状态机FSM和控制存储器MEM两部分组成

传统51系列单片机内部设置的两个16位定时/计数器T0和T1都具有计数方式和定时方式两种工作方式。对每个定时/计数器，在特殊功能寄存器TMOD中都有控制位来选择T0或T1为定时器还是其暑期。本设计为了便于简单调试，定时/计数器的功能并没有与IO口进行功能复用，而是单独将定时/计数器的输入控制作为IO口。工作方式0为13位定时/计数器，工作方式1为16位定时/计数器，工作方式2为8位自动重装载定时/计数器，免去了方式0方式1需要手动重新装入计数初值的麻烦。工作方式3只适用与定时器T0。

为了便于设计，串行口没有与8051IO口进行复用，而是独立成为串行接口。设有两个互相独立的接收、发送缓冲器，可以同时发送和接收数据。两个缓冲器统称为串行通信特殊功能寄存器SBUF。串行口有四种工作方式，其中两种方式的波特率是可变的，另两种是固定的，以供不同应用场合选用。波特率由内部定时/计数器产生，用软件设置不同的波特率和选择不同的工作方式。

ROM和RAM可通过该软件集成的MegaWizard插件管理器、SOPC构造器或DSP构造器、Qsys设计系统例化。

6.测试说明

将各个模块进行综合，锁定引脚，将keil编译生成的hex文件装入生成的ROM里面，再通过Quartus软件自带的Signaltap捕获波形，配置好Signaltap文件，重新编译之后下载到板子上，点击运行，就可以看见波形。

6.PCB图