2025年电赛-G题国一—电路模型探究装置

一、团队介绍

团队成员：王鹏胜（信息与电子学院），魏洲航（集成电路与电子学院），郭治显（自动化学院）
指导教师：刘伟（自动化学院）
获奖情况：2025年全国大学生电子设计大赛国家级一等奖
PS：团队成员均来自北京理工大学DreamChaser追梦机器人战队

二、题目要求

按照给定的电压传递函数，设计一个RC滤波电路。
制作一套电路模型探究装置，能够根据要求使已知电路输出信号，并能够学习模仿一个未知的电路模型。

三、设计摘要

基于FPGA的电路模型探究装置实现了信号发生、电路特性学习与复现功能。通过AD9238 ADC和AD9767 DAC构建高速信号采集输出系统，核心算法采用扫频学习获取未知电路的幅频/相频响应，结合Blackman窗FFT与动态ROI峰值检测精确提取输入信号基波及10次谐波。利用相位解缠绕技术校正谐波相位，通过10路DDS合成重构输出信号。实测表明：已知电路输出误差<2.5%，信号发生频率误差<0.02%，未知电路学习耗时约100秒，成功复现低通/高通/带通/带阻四类滤波器特性。装置以异构计算架构 Zynq 高效完成信号处理全流程，验证了设计有效性。

四、题目分析

关于基础部分，其实现难度较低，可以直接套用Sallen-Key拓扑结构的滤波器，按照给定的传递函数计算出电阻电容的值即可实现。随后根据传递函数打表得到不同频率的输入输出关系，就可以反解得到不同频率下想让已知电路输出期望峰峰值时装置需要输出的峰峰值，最后将这个值给到DDS模块即可。这一部分的软件本质上是发挥部分的一个功能模块，也就是DDS模块，因此不做单独说明，可以直接参考发挥部分的FPGA程序设计。

关于发挥部分，存在以下三个可行的方案：
方案一：使用单片机及其片内AD/DA实现探究装置的信号输出以及采样功能。优点：装置集成度高，电路设计简单。缺点：单片机内置的AD/DA精度和噪声表现较差，单片机内置RAM空间较小，学习未知电路时能够存储的数据有限。
方案二：构建一个RLC元件库，利用多路复用器和模拟开关实际重建未知电路。优点：能够最真实地复现出未知电路的特性。缺点：电路设计极其复杂，元件数值及拓扑结构的组合过多，难以覆盖所有可能的电路。
方案三：使用FPGA外挂ADC与DAC实现信号输出和采样。优点：信号处理速度快，学习时能够存储的数据量大，输出精度较高，能够适应任意类型的信号和RLC电路。缺点：程序开发较为困难。
为了获得最好的精度和泛用性，我们选择了方案三。

五、硬件设计

要求已知模型电路的电压传递函数为$H(s) = \frac{5}{10^{-8}s^2 + 3\times 10^{-4}s+1}$，观察传递函数的形式，可以将其分解为一个二阶有源RC低通滤波器和一个5倍增益的放大器。其中滤波器采用Sallen-Key拓扑，传递函数为：$H(s) = \frac{1}{R_1R_2C_1C_2s^2+(R_1+R_2)C_2s+1}$
因而只需使得$R_1R_2C_1C_2=10^{-8}$，$(R_1+R_2)C_2 = 3\times 10^{-4}$，取$C_1 = C_2 = 10nF$，电阻采用E24系列阻值，则$R_1 = 3.9K，R_2 = 27K$。放大器部分采用了同向比例放大电路，将前一级的输出信号放大5倍。

设计的有源滤波电路采用双电源供电，为使得装置可以使用单一电源轨进行工作，还需要制作正负电压模块。模块选用了MPS芯源系统公司的MP4573，正压部分采用BUCK拓扑，负压部分采用Invert-BUCK-BOOST拓扑，支持最大50V电压输入，输出正负5V。

六、总体设计框图

装置完全基于FPGA实现，板子采用小梅哥ZYNQ7020开发板，输入输出的ADC与DAC也使用了同一家的AD9238和AD9767模块。AD9238分辨率为12bit，采样率最高65MSPS；AD9767分辨率为14bit，采样率最高125MSPS，均能够满足题目的要求。装置的整体设计框图如下：

FPGA内共设计了四种模块，用于学习未知电路的鉴幅鉴相模块、用于测量输入信号的FFT模块、用于复现信号的DDS组模块以及用于显示的VDMA模块。通过Zynq中的CPU进行整体控制，以实现题目所要求的功能。装置的操作界面由串口屏提供，串口屏通过UART发送指令，让FPGA来执行各小问的要求。
在学习未知电路时，FPGA的PS部分通过修改DDS模块的频率寄存器来实现扫频，为获得较好的重建效果，我们需要采集到10次谐波，由于输入信号的最大频率为50KHz，所以学习时需要扫频到500KHz。每次切换频率并稳定后，ADC读取一定时间内的输入信号数据，并通过数据分配器输入到鉴幅鉴相器中，得到未知电路在此时输出信号的峰峰值和初相位，与设定的DDS模块的输出峰峰值和初相位相比较，即可得到这一频率下的幅频响应与相频响应。以此类推，学习完成后，我们就得到了未知电路在DC~500KHz范围内的波特图，也就是频率响应。此时，VDMA模块还会自动将学习得到的波特图显示在LCD屏上，便于调试程序。
在模拟未知电路输出时，装置以2s为一个周期，采集这段时间内信号发生器的输出，通过数据分配器输入到FFT模块中，得到输入信号的幅度谱和相位谱并暂存到BRAM中。PS访问BRAM中的数据，先通过频点搜索算法找到至多10次谐波，得到输入信号在这10个频率下的幅度和相位，然后分别对这10个频点，根据学习时拿到的幅频响应乘以幅度，相频响应加上初相位，得到输出的幅值和初相，最后将这10组频率、幅值、初相的数据写入DDS组的寄存器中，结果相叠加，得到最终的输出信号，通过多路复用器给到DAC实现输出。

七、FPGA程序设计

1.DDS组模块设计

DDS组模块通过例化了10个DDS Compiler IP核来实现，使得CPU可以通过AXI访问到10个DDS，单独修改每个DDS的频率、幅值和相位。DDS的叠加使用流水线加法器来实现，每次都在时钟的上升沿进行一次加法，叠加需要10个时钟周期，但能够保证输出数据的时序严格一致。

2.鉴幅鉴相器设计

鉴幅鉴相器采用数字IQ正交解调的方法来实现，假设装置输出的激励信号为$sin(t)$，未知模型电路在激励下的输出，也就是装置的输入信号为$asin(t+\psi)$，此时采用两个正交的参考信号乘以输入信号，则有：
$I(t) = sin(t) \cdot asin(t+\psi)=\frac{a}{2}[cos(\psi)-cos(2t+\psi)]$
$Q(t) = cos(t) \cdot asin(t+\psi)=\frac{a}{2}[sin(\psi)+sin(2t+\psi)]$
使用低通滤波器滤除2倍频得:
$I'(t) = \frac{a}{2}cos\psi,Q'(t) = \frac{a}{2}sin\psi$
因此幅值为$a = 2\sqrt{I^2+Q^2}$，相位$\psi = arctan(\frac{Q}{I})$
在FPGA中，由于电路的激励信号是自己输出的，频率已知，所以可以直接构建出两个参考信号的查找表，然后使用乘法器乘到ADC的输出，得到IQ两路解调值，再进入FIR滤波器滤除两倍频率，得到直流量，最后使用Cordic IP和计算平方根和反正切值，最终得到输入信号的幅值和相位。其中FIR滤波器使用MATLAB的filter designer工具箱来完成，可以直接导出FIR Compiler IP核的参数初始化文件。

3.FFT模块设计

为统一外设时钟，ADC模块采样率为50MHz，但这个采样率过高，直接输入到FFT会导致结果的分辨率过低，因此需要先对ADC的采样数据再做一次采样，这里通过FIFO来实现，每隔49个数据将一个数据存入到FIFO中，这样等效输入信号的采样率为1MHz。为了降低FFT的能量泄露，还要对FIFO中的数据加窗，这里使用了布莱克曼窗，以得到最大的主瓣：旁瓣比值。随后将FIFO中的数据输入到xfft IP核中，作复信号傅里叶变换，输出频谱的实部和虚部，并存入到BRAM中，PS可以通过AXI访问。FFT的点数为16384点，这样结果的分辨率能够达到61Hz，大于题目要求的200Hz频率步进。

4.显示模块设计

显示模块由VDMA、VTC与AXIS-LCD三部分构成，通过CPU上的 GP-AXI 接口对齐进行配置。VDMA使用 HP-AXI 接口直接访问DDR,将数据搬运至LCD。VTC模块实时控制LCD的显示时序。最后通过 AXIS-LCD 发送给LCD。本作品中，LCD屏可以实时显示扫频与FFT的结果。

5.FPGA框图

八、PS程序设计

装置的应用层程序运行在ZYNQ7020的PS上，在本装置中仅用到了其中一个Cortex-A53核心。
装置采用串口屏发送控制指令来执行不同的任务。在基础部分，串口屏会给Zynq发送指令来调整幅值频率，Zynq接收到指令后会通过预先计算好的参数表将参数发送给DDS，通过DAC进行信号的输出。
在发挥部分，程序大概如下图所示。首先，系统通过扫频获取信号的幅频响应与相频响应并显示到LCD上，并且将判断的滤波类型也一并显示。进行探究时，CPU首先控制FFT进行采样并显示至LCD，将采样结果与之前得到的幅频响应与相频响应相乘，得到输出信号的频谱，取十次谐波输入给DDS组，通过DDS组进行信号的复原。PS部分的程序框图如下：

1.FFT加窗

为了抑制FFT频谱泄露，对输入FFT模块的数据都进行了加窗操作。我们采用了布莱克曼窗，能够很好地抑制频谱泄露，得到十分精确的FFT结果。

如图为BlockMan窗的时域与频域波形。从图中可以看出其旁瓣抑制极佳，能有效压低频谱泄露的“拖尾”，减少临近频率分量干扰，特别适合精确测量幅度，尤其当信号包含强弱相差悬殊的频率分量时。能够实现高精度幅值测量、严格区分频谱中的强弱信号。

2.FFT频点搜索

由于FFT的能量泄露效应，在主瓣附近的旁瓣幅值较大，这些旁瓣的幅值有可能会大于其他谐波的主瓣幅值，因此不能直接在频谱中查找较大值，需要设计一套更可靠的算法。
我们采用了一种动态ROI局部优化峰值搜索算法(DRLOPS)进行关键特征提取。该算法通过全局最大值搜索与局部邻域优化相结合的双阶段策略，在保证检测精度的同时实现了O(n)时间复杂度的计算效率。独特的动态ROI机制通过可变约束条件确保满足最小峰值间距要求，其数学表示为：
$\mathcal{V}_{k+1}=\mathcal{V}_k/[ip−Δg,ip+Δg]$
其中 $\mathcal{V}$ 为有效搜索空间，$i_p$ 为检测到的峰值位置，$\Delta g$ 为最小间距参数。
DRLOPS算法先查找全局的峰值，查找到之后更新ROI区域，将峰值附近的区域排除到ROI之外，随后在ROI中继续查找峰值，以此进行迭代，即可查找到指定数量的峰值。此外，算法还支持设定峰值阈值，用于排除幅度过低的假峰值。利用matlab产生带噪声的随机峰值信号图进行仿真，多次仿真结果均表明算法能够有效地提取出峰值信号。

3.FFT相位解缠绕

由于输入给FFT的信号初始相位不确定，因此FFT直接得到的数据相位需要先经过解算。对于一个信号 s(t) ,如果FFT模块从 $t_0$处开始采样，那么。

$F[s(t)] = \sum c_n e^{jn\omega_0 t}$
$F[s(t - t_0)] = \sum c_n e^{jn\omega_0 (t - t_0)} = \sum c_n e^{(jn\omega_0 t - jn\omega_0 t_0)}$

4.滤波类型判断

为了判断滤波类型，我们需要获取四个数据：低频增益、高频增益、最大增益频率、最小增益频率。若低频增益较大，高频增益较小，且最大增益频率较低，最小增益频率较高，则电路为低通；若低频增益较小，高频增益较大，且最大增益频率较高，最小增益频率较低，则电路为高通；低频和高频增益均较小时，若最小增益频率出现在频带中心部分，则为带阻，反之，最大增益频率出现在频带中心部分，则为带通。

九、串口屏UI设计

串口屏部分的程序和UI使用陶晶驰提供的USART HMI软件进行开发，全部采用图形化的形式来进行设计，利用官方提供的控件进行组合，即可高效率地完成设计任务。串口屏主要包含一个主目录和对应不同小问的子目录。此外，为了方便进行调试，还在串口屏中集成了一个串口调试助手。由于比赛时间比较有限，UI设计主要从实用性的角度出发，没有做太多的美观性处理。
主界面：

基础任务2界面：

基础任务3、4界面

发挥任务界面：

串口调试助手界面：

十、实物展示与测试

1.已知模型电路测试

使用信号发生器，给制作的已知模型电路输入峰峰值1V，频率100Hz~3KHz的正弦信号，使用示波器测量输出电压峰峰值，计算误差绝对值。

测试数据表明，制作的装置精度较高，全频段误差均小于2.5%，符合题目要求。

2.信号发生功能测试

装置最高能够输出频率大于1MHz的正弦波，各频点电压峰峰值均能够大于3V，且频率误差均低于0.02%，满足要求。

3.探究装置控制已知模型电路测试

将探究装置的输出端口连接到已知模型电路的输入端口，将已知模型电路的输出端口连接到示波器，设定信号频率与已知模型电路输出峰峰值，测量实际输出峰峰值并计算误差。

装置在各频率下，均能控制已知模型电路输出设定的电压，且实际输出值与设定电压误差小于2.5%，满足题目要求。

4.探究未知电路

随机选取三个RLC元件：电感10mH（LCR表实测10.08mH），电容100nF（LCR表实测9.98nF），电阻1.5KΩ（实测1.48KΩ），搭建如下图所示的滤波电路，点击一键学习按键后，装置能够自主扫描电路波特图，获取幅频响应与相频响应。实测装置学习时间为1分40秒左右。测试结果显示，装置实测得到的幅频和相频曲线与仿真基本一致，并且成功地判断出滤波类型为低通滤波器。
未知电路原理图：

未知电路仿真波特图：

装置实测波特图：

按照要求改变接线方式，由信号发生器输出激励信号，输入到未知模型电路和探究装置，将未知模型电路和探究装置的输出接入一台双通道示波器，观察信号是否一致。下面是随机选取不同频率、不同波形下装置和电路的输出结果对比，波形基本无漂移，且峰峰值误差均在要求范围内。
正弦波：

三角波：

50%占空比方波：

20%占空比方波：

十一、总结

在本次设计中，我们实现了一套能够探究未知电路模型的装置。该装置具备简洁的交互界面和丰富的参数显示功能，能够通过简单的操作执行不同的任务，特别是在学习未知电路时，可以在学习完成后利用屏幕显示电路的波特图，在推理输出时，也能够显示输入信号的幅度谱和相位谱。装置整体基于频率响应辨识与复频域信号重建的原理，实现了题目要求的全部功能，精度也完全在要求之内。此外，装置还在题目要求之外做到了更多，例如可以实现至高50MHz的正弦波输出，可以学习并推理任意阶数的滤波器等。
当然，受限于种种因素，装置也存在一些不足。由于装置妥协于频率的分辨率，扫频辨识频响时只能测到100Hz~500KHz范围内的数据，导致在输入信号频率偏高（接近50KHz）时，装置推理的高次谐波幅值偏差会较大。并且因为装置只取到了10次谐波，导致在方波等谐波分量更丰富的信号激励下，对于高通和带阻滤波器，装置推理结果失真比较严重。若想要基于现有方案进行优化，则需要大幅提高扫频范围，同时为了保证频率分辨率，FFT点数和缓冲BRAM的大小也要成倍数增大，这对于FPGA的资源消耗是巨大的，在现有平台上难以部署。
此外，使用子空间辨识算法，如N4SID等，能够直接得到电路的状态空间模型，并从中提取传递函数，也可以使用非线性最小二乘法（NLS）直接辨识传递函数，最后通过时域卷积的方法推理得到输出。但这些算法都比较复杂，移植到FPGA上比较困难，想要在短短4天内实现，风险和不确定性较大，最终没有选择此方案。

十二、演示视频

演示视频见附件，由于大小限制，视频比较糊，见谅。

十三、说明事项

FPGA代码体积过于庞大，下载请到百度网盘，链接如下：
通过网盘分享的文件：SA_a.zip
链接: https://pan.baidu.com/s/1JDxJv9ZdAOwhjKS2Ntv5hQ 提取码: tsu4
--来自百度网盘超级会员v7的分享
各模块的链接如下（仅用作说明，不作推荐，无广告）：
ZYNQ7020开发板：https://item.taobao.com/item.htm?ali_refid=a3_430582_1006%3A1125065332%3AH%3AVF96v5HRet10%2B03lGB6law%3D%3D%3A4f0e06917a30d2fb1d10ad08b02340b1&ali_trackid=318_4f0e06917a30d2fb1d10ad08b02340b1&id=721878524425&mi_id=0000j-FpESXwGfag-cbEYxNeiajwbOCeuwK5Zf1oeE8sDlk&mm_sceneid=0_0_27248927_0&skuId=5084830396141&spm=a21n57.1.hoverItem.1&utparam=%7B%22aplus_abtest%22%3A%2285c58fcafc38b7e8b1b28805f0690605%22%7D&xxc=ad_ztc
AD9238 ADC模块：https://item.taobao.com/item.htm?id=737764351979&pisk=gAAKYkG6jcmHokqUJ3DiZyP_aU3M9AYeWH8bZgj3FhK9PHshqa_71O_Aog_WPgfJ23KRxTiFtQKOTCv3ZMmFwUtcwmmmijYe81CSmmXdIVofTaI7OTZufF_PwwGvJkNX8_5S222OquYeYq4u7y_55VQlry_BVTN1CG7RPut5AOZ1za55V3t55G_Po7NQdW_sWZ_zAk_5VGN1rwEQR31SWFsNP__BV_g95G7SIohdfus8wpOYoJjggTP7NCQdBAYCfmvp1wd5DeOLdJwPJ9IXRGnCIZrCCUWJazPRbe924ZtQA0Iy6FOBhnigKM9AyEvJf42JDhpf6BBgPm1HvC1699l4Mn6RvdOCBzNW-FI1HLKKvJSBKhBV5Oa-gNxcfeRBB4r6RnjdON6iGqL1FdAF3Bm_9s92-6vWcc2hAKQ54-ODMTB3miQudV3TU8WC77TyzTCShQxOWi0Kv8yPIi7OmV3TU8WC7NImSd2zUOjV.&spm=a1z10.5-c-s.w4002-25539652629.22.548a2d711ERhvb
AD9767 DAC模块：https://item.taobao.com/item.htm?id=567261394163&pisk=gZrrxOXDwgIyr1OfVSne3WoAian-2D51TkGIKJ2nFbcoNkNUKAk6rvDnK-0mgRX-NwQ8TrP3M4GuYJKEKJVdeX6Rl8e-vDf11JS_e83BLDI04HYDi-HKKUbjr9Z-EO511GsEvMwOW1NIIetzmAkixY0HrmXqLAknx4cuntkndQcnZW2c3jHMqXDntjjmIAmHrvxooEDIpLxnrvcc3vhmtDm3tmXqpjcnxDDQHy4k7Aul3JAIv05Gi4cgEj-HjdHrrZwyRhxizYgzxWc4lrZqU4li-aB7wuVbKuZ-k6OKv-aaTyVGGUGu7APq5z5w45P-K5o7cQXmx2coWu2PXF3o8b0IHSdyY-rEaVqoudBLE0D3t2zA_hMrVrua4zBpi8VsaPm8dd573VzqWx0DLUm75RZKSujy6jgtLSu_z1-zsgPJ9xjdkkUyteuoHxl13t8f1FaVR5ROQeLKojHq1TCpJe3oHxl13t8pJ4Lx3f6R9&spm=a1z10.5-c-s.w4002-25539652629.14.548a2d711ERhvb
FMC拓展板：https://item.taobao.com/item.htm?spm=a1z10.3-c-s.w4002-25539579916.11.31be6cdfVwTiZx&id=855226390530&pisk=gkY-Y2gXnxDoKyyzwpmm-7rUjvcmsmAyMLR_-9XuAKpvOL6lK61Qli1Os91BO9bppppdEMMPrepAzExu-TDPJB9GJADiSVAyaZQIIAYsp-755_wCdJfBGi_h9VI8FsOyawWQiJiMcQPK6Qu-A66IMZ1dw9_CATgjM6fQNw65A-OfOt6CRpsClZ116JwQVuOjM_5TV6sCOtgfT1U5dp_IMI6VOw1WdwGvGt5IIEuRhJ6LJ3TTerks7_aQRECRDmA5h2RXl_BFBQT8RyZFwgB6NtH5m1y5cBSp8Wzd3QtwL197FvBekITWfdM0qTtO9CxphXqpBKK1kUI0OA_keE_XyguaWdsdenT5DWaBZIBfXHp-euWWqKINGiNK7svGhQ8WDXyXNdXRPssm5fdfAnYPbUDbyNtwZaxBCxqlFhCC4jTMWMIuIOC3VjhYYkS5gyOeTMQIfevAMOc-ekrFmO5AIjhYYkS5gsBiinqUYiXN.
串口屏：https://item.taobao.com/item.htm?id=608966606723&mi_id=ekXQnHFErLYrL0MMx0PSmH2Sgk2lkUWH_Mfwuo6cQbfpqTcj7WU_mokBnnFpNQJnImmyxygfq1SBr4rO6T_pvg&spm=a21xtw.29178619.0.0

十三、附件内容

附件一：串口屏代码
附件二：FPGA框图 PDF版
附件三：2025年电赛G题题目
附件四：演示视频