2019年C题:线路负载及故障检测装置+828006A

3个月前

简介:2019年C题:线路负载及故障检测装置

开源协议: Public Domain

  • 1.1k
  • 0
  • 8

描述

一、题目分析

5SxMT3lFhbcqZ8pMFiJyI4msGpoJy5VovFCpm9PA.png

 

1、电阻、电容和电感元件参数测量

 

WVBqsbbavrYwmUKDeIgXdQLcm4At6SSLseGnPmnK.png

 

 

       DDS信号来自实验室自制高速AD-DA电路板,利用 DDS 对其施加一个正弦激励信号,通过高速ADC将标准电阻两边的电压信号波形用SPI传输给单片机STM32F407通信,单片机通过fft算法得到其实部和虚部,由于电阻、电容、电感的实部虚部不同,以此可以判断是什么元件,再根据实部虚部计算其值。

 

 

2、负载结构判断

 

uC6lqawYUChK3JaAjwpTXW8AZsJJZ5WdqvSrdJoW.png

       

首先DDS产生0-100khz步进10khz的正弦波,利用高速 ADC 对标准电阻两点进行同步采样,MCU用FFT算法计算出标准电阻两点电压,求出输出比输入的增益,得到幅频特性,通过对幅频特性的分析最终判断负载结构。

结构包含混联在内共有14种情况,我们组只能测10种,剩下的4种太特殊太难区分。

 

 

3、短路断路判断

 

Oacpfw8wJiv1n1UYq4wUVYCv7SNn75w9dA8BdZ6J.png

 

      题目要求的导线为网线,其电阻与其长度呈线性关系,因此可以用电流源将导线长度用电压差表示出来,但由于其电阻值非常小,小电流的电流源不能满足,且电流源本身受温漂的影响较大,单独测量导线两端的电压会十分不稳定,因此我们增加了一段标准线圈,将它的电压与待测导线两端的电压作比值,再拟合出短路距离和电压值的函数,即可得到对应的短路点位置。

      断路判断比较简单,直接判断AB两端的电压差是否接近0V即可。

 

 

二、硬件设计思路

总体流程图:

 

cW6ggBjjPSWiOzMLGFrQBijJyLIvnvymx9AIrmaN.png

 

 

1.电流源

我们采用了TINA-TI中的例程Voltage_to_Current中的500mA Electronic Load方案,以满足题目需求的大电流500mA,使几欧姆的导线电阻能转换成数百毫安级别的电压,便于ADC测量。

hVaSQWBqOeJCsfbggid5Ptfa8Pw7RSAdUBCM5FfX.png

 

 

2.继电器和模拟开关

      信号频率不高,继电器无需采用高速继电器,使用普通继电器即可,我们采用了HRAH-S六脚继电器,结构简单,方便控制

Fdxnpe1fBez34fyxCUUOb2o9rOKUri34xTOYQeQ1.png

 

模拟开关采用CD4053,标准线圈两端电压差连入ax-bx,待测导线两端电压差连入ay-by,通过ao-bo公共输出。

ZqQrOpiVhx8yKKv3YSSYdbkMglkaEWMgJn5vNOux.png43QzBSO7WNBIcGGIZUxm1izNj0OzPYzZpNdJYgkx.png

 

 

3.放大器

      由于电流源通过网线内阻产生的电压差较小,并且前级的模拟开关输出为差分信号,因此我们选择INA128低功耗精密仪表放大器将电压差放大5倍,尽可能接近ADS8691的最小量程。

      其增益电阻选择如下表所示:

Dk4uFn0CMIioWfgwul6AWTLaTva38pEIc1RiOcty.png37V1dND0ErZ4AHlUdqUlnTPjn0gg5Lu7nNuIqUoL.png

由于题目发挥部分中需要加入噪声,可在R8R9后下拉一个104电容形成无源低通滤波器。

 

 

4.直流ADC

    由于题目发挥部分要求加入噪声,我们选用了内部自带低通滤波器的ADS8691,此类器件由 5V 模拟单电源供电,但支持 ±12.288V、±6.144V、±10.24V、±5.12V 和 ±2.56V 实际双极输入范围以及 0V 至 12.288V、0V 至 10.24V、0V 至
6.144V 和 0V 至 5.12V 单极输入范围。各输入范围的增益和偏移误差均可在特定数值范围内进行调节,确保直流精度较高。

    通过前级的放大器,将直流电压放大至接近最精确的最小量程0V 至 5.12V。

puQBuZ7mEaRFyK5PBR2dyZsNaIWvozPjPgNGU8aN.png

uN4imWAUgpCR6PRvuTPrmDPGSv4rIbOFA6pE5O61.png

 

 

5.高速ADDA

用于提供测量元件和结构所需的正弦信号,并采集标准电阻两端信号,考虑到要采集两路的信号,我们选择的都是双通道的ADDA芯片,主控使用FPGA EP4CE6E22C8进行控制。

 

ADC芯片采用ADS5553双通道、14 位、65MSPS,前级通过全差分放大器输入信号。

eQ98eioO1i6glg5gC9ilzBe609QAirefcCTljFIT.png

 

一旦信号被输入捕获,输入样本将通过一系列小分辨率进行顺序转换,并将输出合并到一个数字校正逻辑模块中。 时钟的上升沿和下降沿都用于每半个时钟周期在管道中传播样本。 此过程导致数据延迟为16.5个时钟周期,此后输出数据将以14位并行字的形式提供,并以二进制2的补码格式进行编码。

zVfsXvcWh913W1RwqRwdWrE2Kbqru8NDXQfVxHjt.png

 

时序图:goRRroiMCTsZb8Pjv4tiHY5RGnNCRmBR0Z3E0eH2.png

 

可根据对应需求的输入信号频率选择前级差分放大器:

GFq8MQAeH5QTLuAPzLB0IPpuo0YZQJaHZKJhAUJ4.png

 

两个ADC的每一个都提供14的数据,采用二进制补码格式(D13至D0,D13为MSB,D0为LSB),数据就绪信号(CLKOUT)和超范围指示器(OVR) )等于1,当输出达到满量程极限时。 另外,提供输出使能控制(引脚48和52)以使输出处于三态。

 

参考电路来自ADS5553的datasheet。oWuhCub8TfZySTaRsvFN0HHPaAzs28vDryxChLcR.png

芯片手册Dual 14 Bit, 65 MSPS ADC datasheet (ti.com.cn)

 

 

 

DAC芯片采用DAC5672,14-Bit 275 MSPS

pGLcncSUiePSztLXx0NVGZTDF3kN0tkM4EhtB7BV.png

 

具有两种由MODE引脚选择的工作模式。

Kdfa6Ta1vcmfXRjVk8trCsvIfeWbRydNRW3PRFDZ.png

 

 

电路设计参考DAC5672的datasheet:

MWeypmrHfFggA50bihueTBFPjqDHExepVNSHioZ0.png

 

SN8FfppN90RiH1446bGuUy5TxVKUSyOJOteQbd4r.png

芯片手册:Dual 14 Bit 275 MSPS DAC datasheet (Rev. D) (ti.com.cn)

 

设计电路和驱动时需要注意的问题:

1、需要设计一个供电稳定的电源,因为功率较大,我们的板子用久了FPGA都有点发烫了。

2、ADC输入阻抗匹配、DAC输出阻抗匹配。

3、ADC的采样的频率低的时候,输出的数据一直就是默认的值,因为ADC的输入端口连接着一个电容,所以信号只有频率比较高得时候才能够通过。

4、全差分运放的输出的电压,按道理来说输出的电压应该是以CMA或者是CMB对称的,但是实际上的输出电压最大值接近CMA、CMB,

先来个仿真看看情况

 

chy7XGtYvISZxYF5u0ngSH0glUvxnJieEemLY48t.png

全差分运放输出电压和输入电压之间的关系


可以看到ADC的测量的电压

High-level input voltage 2.4V
Low-level input voltage 0.8V

Reference voltage 


REFSEL 参考电压的选择端口
Reference select. 1 → EXT. REF; 0 → INT. REF
拉低了,就是默认输出正电压

内部参考的电压

Reference bottom voltage, VREFM 1.01V
Reference top voltage, VREFP 2.16V

 

使用singTap采样输入信号的波形,刚开始是因为输入信号的频率比较低,

采样的频率又比较高,2K的内存存储的数据不完整,看不出来实际波形。

XFHGl1N7IxjZi9tqLAmQswsqf6w2jLBcZBA91Chi.png

 

 

 

 

三、软件设计思路

aoguarsbfMfV0IPns1HMl46argI85u2VfUjNiCQz.png

 

 

 

主函数,以1s为周期反复判断情况,短路优先级最高

ULzcMGwrZ13ZRCe4d5BL1Dcg0CyXkQkBrSP2nHun.png

 

 

测量距离函数,同时判断电压范围,以此判断是否为短路,若不是,返回0以判断其他状态

wp9i1T9qpm8NvDL9Cig1V7tM6e0Ql0Gc6whdpYmv.png

 

 

判断结构函数,ADC测得的波形进行fft后,对结构类型进行判断。

float z_standard[2],z_standard_module;//标准阻抗 实部+虚部

float RX,CX;//电阻值和电阻的寄生并联电容

CjuROBA2EhONdaKdmEM5bLVi9sypG5S3PhUviiqV.png

8IJIkTz8TtfogaztaEEgLy5DvxWpMBEysiqB19vO.png

 

 

FPGA DAC驱动模块 刷新地址、ROM读取数据、数据输出

Eq48yXMwnJ6FAonentjUEekZ9LzvOBGjGen2uPFh.png

 

设置DDS的输出频率

pZHjflD3moY6BsrkX6TZJVxZDKQwUUiyaKSsZlkT.png

 

 

四、实物功能测试

 

L6rvaiGH9tzPs3kVKPxNHfpfPupUNB7C0aCoXC8h.jpeg

 

 

测短路点:35cm 误差在1cm以内

ZoBQc1QtwqQN6vE7xDtK4O5wreTXrEUpxF3T4PhO.jpeg

E4XJwnwKK6qQ6AlLFH4eeMjCP11qR8DhTvk022Zp.jpeg

 

扫频信号由FPGA提供:

Uuj4QkrBEeT0BhOmJ0C8wOVNckVn01RFzXAxC3Lu.jpeg

 

详细测试见视频,满足题目的基本要求和发挥部分,符合题目说明,无需人工干预,装置能实时自动检测负载变化、故障报警和短路故障点定位。短路故障点位置显示稳定。

59katCuVBhBmhHcmuHTJUBcgVNdPEx2jcDu2BOXc.png

 

测试视频:

基础部分:线路负载及故障检测装置 测试视频

发挥部分:线路负载及故障检测装置 发挥部分

 

文档

PCB_线路负载故障检测_2

在编辑器中打开

BOM

ID Name Designator Footprint Quantity
1 0.1u C1,C2,C3,C5,C6,C7,C8,C9,C10 C0805 9
2 200pf C4 C0805 1
3 1u C11,C12,C14 C0805 3
4 4.7u C13 C0805 1
5 10u C15 C0805 1
6 1N4007 D1 DO-41_BD2.4-L4.7-P8.70-D0.9-RD 1
7 HDR-M-2.54_1x4 J1,J2,J3,J14,J16 HDR-M-2.54_1X4 5
8 HDR-M-2.54_1x5 MCU HDR-M-2.54_1X5 1
9 TIP3055 Q1 TO-247AC-3_L15.8-W5.0-P5.46-L 1
10 S8050 Q2 SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR 1
11 620 R1 R0805 1
12 1k R2,R6,R8,R9,R10,R11 R0805 6
13 4k R3 R0805 1
14 10 R4 R0805 1
15 10k R5 R0805 1
16 12.4k R7 R0805 1
17 OPA227 U1,U2,U3 SOIC-8_L4.9-W3.9-P1.27-LS6.0-BL 3
18 CD4053BE U4 DIP-16_L20.3-W10.2-P2.54-LS10.2-BL 1
19 INA128 U5 DIP-8_L9.4-W6.4-P2.54-LS9.1-BL 1
20 ADS8691 U6 TSSOP-16_L5.0-W4.4-P0.65-LS6.4-BL 1
21 HRAH继电器 U7 HRAH继电器 1
22 SMA J$2,J$3,V1_IN SMA-EDGE 3
23 HDR-M-2.54_1x2 500MA_OUT,IN_H,IN_L,I_IN,I_OUT,J4,J5,J6,J7,J8,J9,J10,J11,J12,MCU_CONC,P1,P2,P3,P4,P5,P6,POWER_R,V0,V1_OUT,V2_OUT HDR-M-2.54_1X2 25

展开

工程成员

工程附件

服务时间

周一至周五 9:00~18:00
  • 153 6159 2675

服务时间

周一至周五 9:00~18:00
  • 立创EDA微信号

    easyeda

  • QQ交流群

    664186054

  • 立创EDA公众号

    lceda-cn