复位电路主要就是让单片机的复位引脚产生几个时钟周期的低电平即可，在这里并没有使用外部的上拉电阻，是为了确保可以被复位成功，主要原因是单片机的内部已经有一颗上拉电阻，如果外部再接一颗上拉电阻，就会导致等效的上拉电阻的阻值变小，那么根据一阶电路的零状态响应，NRST引脚上未必可以产生让单片机有效复位的低电平时间。但是有些经验丰富的工程师通过计算可以让单片机快速复位的同时也保证了复位功能。这就需要大家去深入地研究复位电路地更多信息了。

晶振电路

晶振电路的设计也是非常考究的，一般大家使用的晶振电路都是仿照其他的电路，选个8MHz的晶振，之后配上两个22pF的负载电容就完成了。但是为什么选择22pF的负载电容，而不是选择20pF的呢？负载电容会影响哪些问题呢？

负载电容的大小将直接影响晶体振荡器的频率，负载电容是连接在晶体振荡器两端的电容总和，负载电容由外接的匹配电容、PCB上的寄生电容、晶体振荡器引脚之间的寄生电容。它们三者进行匹配之后的电容就是负载电容，按照规格书要上要求进行计算得到匹配电容的大小，从而使得晶体振荡器可以尽可能小的无偏差输出信号。

负载电容的公式如下所示：

其中，CS为晶体两个管脚间的寄生电容，CD表示晶体振荡电路输出管脚到地的总电容，包括PCB走线电容C_PCB、芯片管脚寄生电容C_O、外加匹配电容C_L2，即CD=C_PCB+C_O+C_L2。C_G表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容C_PCB、芯片管脚寄生电容C_I、外加匹配电容C_L1，即C_G=C_PCB+C_I+C_L1一般C_S为1pF左右，C_I与C_O一般为几个皮法，具体可参考晶振的数据手册可得C_S=0.8pF，C_I=C_O=5pF，C_PCB=4pF。晶振的数据手册上的负载电容值为18pF，则有

则CD=CG=34.4pF，计算出来的匹配电容值CL1=CL2=25pF

哈哈是不是和直接使用22pF还是有些区别呢？

如果想了解更多的关于晶振振荡的知识，可以去看看高频电子线路中的振荡电路的设计，里面说的比我要详细很多。

boot选择电路

BOOT的选择其实就是选择单片机再上电之后运行那一块区域的代码，假设单片机是手机，那么BOOT的功能就类似与你早上打开手机是先打开哪一款APP。

这里根据官方的原理图完成BOOT电路的设计。

在完成最小系统的设计之后就得开始采样电路的设计了，我并没有全抄官方提供的采样电路，主要原因是我手上有10来片INA180A2的电流感应放大器，为了不浪费我还是本着能用就用的想法，使用手头上现有的放大器。

大家可以看见我使用红色框圈出来的电路其实是一个滤波电路，因为在采集电压信号的时候会引入很多高频的噪声，并且单片机的采样率假设说是100K，那么对采集到的信号进行FFT分析之后展开的频谱最大时50K的，那么在50KHz以外的噪声就没法被复原出来，所以一般采样电路的前端都会加入模拟前端电路，这个滤波器就是为了降低高频噪声的干扰。

INA180的输出连接到的时单片机的ADC，而单片机的ADC是高阻抗的，滤波器最好是在INA180的输出上接一个RC的低通滤波器，将会大大减小输出的共模噪声和INA180电源电压中的干扰。但是在输出接上RC滤波器将会造成输出衰减，并且在放大器之前是一个差分的信号，争对差分信号最好的就是在输入阶段就开始滤波。具体的RC滤波器参数可以参考下图。

外部串联电阻的增加在测量中将产生额外的误差；因此，为了减少对精度的影响这些串联电阻器的值必须保持在10Ω以下。当在输入引脚之间施加差分电压时，输入引脚处将会产生偏置电流的失配。如果电路中添加了额外的外部串联滤波器电阻器，则偏置电流的失配导致滤波器电阻器两端的电压降失配。这种失配将产生差分误差电压，该电压将从分流电阻器两端产生的电压中减去。这个错误会导致设备输入引脚处的电压不同于分流电阻器两端产生的电压。如果没有额外的串联电阻，输入偏置电流的失配对器件操作的影响很小。这些外部滤波电阻器增加到测量中的误差量可以使用以下公式计算：

其中增益误差因子是使用下述方程式进行计算。

输入端存在的差分电压相对于分流电阻器处产生的电压的变化量是根据外部串联电阻（R_F）值和内部输入电阻R_INT来的，如上述中的原理图.当将输出电压与分流电阻器两端的电压进行比较时，到达器件输入引脚的分流电压的降低表现为增益误差。可以计算一个系数来确定通过添加外部串联电阻引入的增益误差量。计算分流电压与设备输入引脚处测量值之间的预期偏差。

我使用的是INA180A2这款电流感应放大器，他的增益GAIN为50，内部电阻R_INT为10KΩ，Rf选择10Ω通过Gain Error Factor公式计算可得：