
HM6264内存扩展实验板
简介
HM6264内存扩展实验板
简介:HM6264内存扩展实验板开源协议
:GPL 3.0
描述
产品简介
本项目为计算机组成与结构中存储器系统扩展实验的验证板,具体可以参考实验手册中的实验,本项目实现了扩展中的字位扩展,2组字扩展,每组中用了2片6264,最终容量位16K(地址总线)*16(数据总线)
关于芯片
HM6264 是一种高性能、高速和超低功耗的 CMOS 静态随机存取存储器,按 8 位组织为 8,192 个字,并在 4.5V 至 5.5V 的单电源电压下工作。
先进的 CMOS 技术和电路技术提供高速、超低功耗特性和 5.0V 操作下 70ns 的最大访问时间。 通过使用两个芯片使能输入(/CE1、CE2)和低电平有效输出使能 (/OE),可轻松扩展内存。
HM6264 具有自动断电功能,可在取消选择芯片时显着降低功耗。 HM6264 采用 JEDEC 标准 28 引脚 SOP(3 mil)和 PDIP(6 mil)封装。
展示图片

设计图
未生成预览图,请在编辑器重新保存一次BOM
暂无BOM
克隆工程知识产权声明&复刻说明
本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。
请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。



评论