NE564 FM/FSK解调模块

首先，要学会FM/FSK解调，首先需弄懂PLL系统，锁相环是一个能够比较输出与输入相位差的反馈系统，利用外部输入的参考信号控制内部震荡信号的频率与相位，使得震荡信号同步至参考信号。简单的PLL系统结构图如下所示：

这部分知识网上都有，最好学懂学透。

接下来，我们来了解NE564模拟锁相环这款芯片，NE564的最高工作频率可达50MHz，采用+5V单电源供电。其基本结构图如下：

基本结构就是之前提过的PLL系统。NE564的VCO最高频率为60MHz，捕获范围为输入大于200mVrms，0.85fo~1.15fo，而锁定范围为0.65fo~1.35fo。其中fo为VCO自由振荡产生的方波频率。

我们想来了解一下捕获频率范围与锁定频率范围，

捕获范围是能“锁上”的范围，锁定范围是能“跟住”的范围。捕获范围是启动锁相的“门槛”，锁定范围是保持跟踪的“活动空间”。

捕获范围 ⊂ 锁定范围。如果当前 PLL 已锁定，它可以跟踪较大的频率偏移（即在锁定范围内）但若 PLL 是未锁定状态，输入信号必须落在较小的捕获范围内，才能让它重新锁定。

捕获范围 (Capture Range)： 当锁相环初始处于失锁状态（VCO 频率 fo 与输入信号频率 fin 不同）时，它能自动“捕捉”到输入信号并最终进入锁定状态的 fin 与 fo 的最大频率差范围。这就像“启动并挂上档”的能力。

锁定范围 (Lock Range / Hold Range)： 当锁相环已经处于锁定状态时，它能持续“跟踪”输入信号频率变化的最大范围（fin 围绕 fo 变化的范围）。这就像“保持挂挡行驶”的能力。

用于FM/FSK信号的解调时，最开始时FM/FSK信号的瞬时频率必须在锁相环的捕获范围内。，否则不能进入锁定范围进而解调出正确的FM/FSK信号。

关于NE564的一些引脚使用解释：

环路滤波器的设计要保证滤除高频载波信号，保留低频的调制信号，要知道我们的解调输出就是经过鉴相器和低通的环路滤波器所得到的。Pin7的偏置滤波输入端，应该是芯片内部的偏置电路，这样即使单电源供电，我们的输入信号也可以输入负电平，它会内部自动将信号偏置到0电平以上。Pin14作为FM解调输出还有积分滤波的功能，主要用来平滑PLL输出，滤除VCO的自身频率噪声，同时也不能影响调制信号的通过。一般低频率的FM解调0.47uF~1uF就行了。如何调参呢？如果信号的幅度不行，则减小积分电容；如果信号的高频毛刺较大，则增大电容。其余引脚按照手册的解释可以弄清楚，故不再赘述了。

对了，这款芯片特别要注意，

频偏需要大于载波的1%，否则输出非常容易受到噪声干扰，不稳定，因为如果小于载波的1%，其解调输出峰峰值接近十几mV，非常容易受到噪声干扰，而且输出也不稳定。而且该款芯片的VCO仅仅表明了最大VCO的频率，并没有给最低频率，猜测该芯片仅仅适合高频PLL，而且询问AI发现对于23年D题FM载波为2MHz频偏为1MHz的信号，解调信号非常不稳定，所以我们选择换一款低频的PLL——MC14046B，这款还未验证。

以5MHz载波，频偏100k，调制信号1kHz为例，首先我们按照VCO自由振荡的频率公式确定好电容的值，并在开环的情况下，调节可调电容得到稳定的2MHz的方波，并且同时调节环路增益，使其接近200uA，如下图可知，这时候频率的稳定度接近线性。

与此同时焊接好低通滤波器，保证最大程度的滤掉高频载波，并且保留低频调制波；然后，在闭环的情况下，保证输入信号FM在其捕获频率范围内：4.25MHz~5.75MHz，接着测量VCO的输出与FM的输入，看两者的相位差是否恒为90°，如果不是，则并未进入锁定模式。最后焊接好FM解调输出的积分滤波器，同样保证滤除高频载波，保留低频的调制波。并考虑是否后级需要进一步放大。

而对于FSK解调基本同上理，但考虑其载波并不是原来的载波，而是载波与调频的中间频率，还有施密特触发器是用于FSK解调输出的波形整形，同时可以最大程度的避免噪声干扰。

我们还使用了NE564的FM调制功能，如右图

它的手册明确说明了可以通过Pin6或者Pin4和Pin5来输入调制信号，但经测试使用Pin6输入，其输入的电压与频偏并没有明显的线性关系，但如果从Pin4或者Pin5来输入，即可通过调节环路滤波进而调剂环路增益，控制VCO产生相应的频偏。但事实上NE564的频率调谐增益受多方面因素影响，包括温度、Pin2脚的偏置电流等等。为了更好的控制调频FM，我们也将NE564进行了改版，一方面改进了FM解调输出的幅度太小并且伴随噪声的问题；另一方面改进了VCO输出方波需要整形的问题，同时增加了调制信号从Pin5输入的功能。