LM2596升降压电路(附仿真图)

7个月前

简介:LM2596做降压很常用,当做升降你听说过没?(不是负电压输出那种) 测试芯片为lm2596及脚位兼容的芯片,这里选择AP1501(物料号:C360640)来测试。

开源协议: GPL 3.0

描述

前提条件:

建议输入电压12~18V。硬件保护范围为10~20V,超出这个范围电源就会停止工作。

原理讲解:

电路拓扑类似双管正激,

将2596输出接至MOS管栅极,使MOS管同时导通,电感储能。

2596截止时,由于电感电流不能突变,栅极电压被拉低,D1导通钳位-0.5V,MOS管截止,电感电流经过D1,D2输出。

D3,D4为电感反向电流钳位。

TL431生成电压基准配合LM393比较使电路在规定电源电压范围内工作,以保护MOS管

制作过程

IMG_20200410_133308.jpg

IMG_20200410_152838.jpg

上机测试:

输入12V,输出5V2A

输出纹波 AkrytKZI6uulFAC0WLSUWl4qZW8gBZm4lZPPpTvB.jpg

MOS管栅源电压波形 9LIxQs6EPywWW7Zh5IumSSaCAV9cDzCDD8wv8Is9.jpg

测试数据:

输入电压(V) 输入电流(A) 输出电压(V) 输出电流(A) 效率(%) 纹波(mV) 占空比(%)
11.92 0.631 10.92 0.503 73 30 51
11.9 1.625 17.21 0.8 71 40 57
18.02 0.414 10.88 0.509 74 30 46
17.86 1.61 21.4 1.002 74 64 52
14.9 1.227 17 0.8 74 48 53

上表的纹波估计打个5折才是实际,带宽限制忘了开,再测了一遍,纹波低了一半以上

看了一下芯龙的pdf,官方xl6009的sepic拓扑效率在80%上下,估计我换个mos管的降压芯片效率就和他平起平坐了

文档

PCB_2020-04-02 22:05:36

在编辑器中打开

BOM

ID Name Designator Quantity
1 33uH L1 1
2 1nF CX 1
3 1N4148 D5,D6,D7,D8 4
4 SS36 D1,D2,D3,D4 4
5 12 V1 1
6 DC-005-25A J1 1
7 3.3K R2 1
8 Square(150k 10 11 1) XFG1 1
9 BSS123 M1 1
10 4.7uH L2 1
11 IRFS3607TRLPBF Q1 1
12 WJ301V-5.0-2P J2,J3 2
13 100K R1 1
14 33u L3 1
15 LM2596DSADJG U1 1
16 10K RN1 1
17 Oscilloscope XSC1 1
18 RED LED 1
19 100 R7 1
20 20K R3,R6 2
21 LM393DR U2 1
22 TL431_C181103 U3 1
23 6.8K R4,R5 2
24 2N2222 Q2 1
25 680u C6 1
26 220uF C1,C2,C3,C4,C5 5

展开

工程成员

工程附件

登录注册后才可以进行评论操作
工程所有者当前已关闭评论
征集令发布者当前已关闭评论
全部评论 5

whuer

这就是脱了裤子放屁,多此一举,电路复杂,还不稳定,效率也不高,一般用SEPIC或者MOS外置的升降压或者MOS内置的升降压,可以到B站搜一下 升降压电路 多得是。

2020-07-13 16:18:43

89C2051

@eaea  结构和单电感升降压类似,导通方式和双管正激类似,是个混血

2020-05-09 07:44:55

eaea

牛逼,确实是没见过的拓扑,自己想的么

2020-05-09 03:14:48

89C2051

@hbozyq
有所涉猎,也不是不好,可能效率比我这还高,
但中间的耦合电容选择面很小,而且双电感的大小选择计算也麻烦。
这里只是给出思路,效率优化这事我干不来。

2020-04-17 08:04:28

hbozyq

用sepic拓扑不好吗

2020-04-17 02:39:51

服务时间

周一至周五 9:00~18:00
  • 0755 - 2382 4495
  • 153 6159 2675

服务时间

周一至周五 9:00~18:00
  • 立创EDA微信号

    easyeda

  • QQ交流群

    664186054

  • 立创EDA公众号

    lceda-cn