
基于GL3520的USB3.0集线器设计
简介
基于GL3520的USB3.0集线器设计,USB2.0功能已验证,USB3.0有时能识别到。
简介:基于GL3520的USB3.0集线器设计,USB2.0功能已验证,USB3.0有时能识别到。开源协议
:GPL 3.0
描述
基于GL3520的USB3.0 Hub 集线器设计,一拖四,带辅助供电,10*3CM PCB,配上外壳就是一个小型USB3.0接口扩展器,采用Type-C 带线输入,适合笔记本电脑周边和便携式设备使用,用于连接U盘、键鼠等。
这里要感谢立创EDA,开展暑期训练营活动,学了不少技能。之所以选择基于GL3520的USB3.0 Hub 集线器设计题目,其一是我觉得本题应该有一定的挑战性;其二是我正好有USB3.0集线器的想法,,,, 话不多说,进入正题。
当前PCB版本:V1.5 , 2020.8.5更新。文档版本:V1.1,2020.8.19更新


图片是焊接完成后拍的,没清洗。USB3.0-A线和Type-c线用的某联的线,插上计算机后,2.0功能正常,读写速度30Mb/s,3.0有时能识别到,插上3.0U盘设备管理器中3.0设备消失。
一、关于接口
在电路设计中,考虑节省空间和实用性,集线器输入(UFP)选用Type-C 接口,用Type-C 数据线剪断焊接在PCB上引出输入接口(这里是个坑。。。);集线器输出选用沉板型贴装USB3.0接口,兼容USB2.0。
Type-C 接口现在很常见,有必要了解一些相关内容:CC、DFP、UFP、DRP。

1、CC
Configuration Channel,通道配置引脚。这是 Type-C 的关键通道。它的作用有检测正反插、检测USB连接识别、提供多大电压和电流、USB设备间数据与VBUS的连接建立与管理等。市面上通用快充线与普通数据线(双Type-C接口)区别就在CC引脚。
2、DFP
Downstream Facing Port,下行端口,可以理解为Host,DFP提供VBUS、数据。在协议规范中DFP特指数据的下行传输,笼统意义上指的是数据下行和对外提供电源的设备。典型的DFP设备是电源适配器。
3、UFP
Upstream Facing Port,上行端口,可以理解为Device,UFP从VBUS中取电,并可提供数据。典型的UFP设备是U盘,移动硬盘。
4、DRP
Dual Role Port,双角色端口,既可以做DFP(Host),也可以做UFP(Device),也可以在DFP与UFP间动态切换。典型的DRP设备是笔记本电脑。
二、输入端口设计
集线器输入端口用Type-C接口(UFP),直连电脑或移动设备的Type-C口(DFP),电路中集线器输入端Type-C 接口做UFP, CC 引脚串接5.1K电阻到地,这里是设置输入功率,也就是获取VBUS,输入用6V/1A自恢复保险丝做过流保护,10u和0.1u滤除低频和高频杂波。

如下图:一般在Type-C中,DFP端有两个CC(CC1、CC2),都接有上拉电阻Rp,用以检测UFP插入和开/关VBUS,当那个CC检测到输入,就用那一组RX/TX;UFP端只有一个CC,需要接下拉电阻Rd,用以决定DFP输出功率。如果UFP端CC引脚 悬空,DFP可能不会开启VBUS功率输出。

Rd的取值决定DFP输出功率,阻值范围不是任意取值,由Type-C接口标准协议定义。不同接口和应用场景取值也不同,常见阻值选择及对应供电能力:
Rd = 56k,使用默认USB供电能力;
Rd = 22k,使用5V/1A供电能力;
Rd = 10k,使用5V3A供电能力。
本设计中,Rd选用5.1K,这里为什么要选5.1L呢?这是表示输出功率由DFP的Rp决定,Rp阻值不同,CC检测到电压就不同,然后控制DFP执行对应的供电能力。
三、输出端口设计
集线器输出端采用4个沉板型贴装USB3.0 A型接口,兼容USB2.0,可连接常见USB设备。在电路中,每个输出端口都用6V/1A自恢复保险丝做过流保护,10u和0.1u滤除低频和高频杂波。

TX+和TX-线上的串接0.1u耦合电容,隔开端口与主控信号的直流通路。
四、主控设计
1、芯片
主控应题目要求选用GL3520,本设计使用PQFN-88封装的芯片,与PQFN-64封装引脚大同小异,选择PQFN-88主要是便于后期升级。GL3520主控有几个特殊引脚在设计时要特别注意,在DataSheet中也有相关描述。在QFN88封装中,下列引脚特别重要:
Pin3:RTERM,串680电阻到地;
Pin74:PGANG,模式设置(100K上拉:多组模式;100K下拉:单组);
Pin76:TEST,测试(上拉:进入测试模式;接地:正常模式);
Pin78:OVCUR1J,短路保护(不使用短路保护功能需上拉到3.3V);
Pin82:PSELF,供电选择(上拉:独立供电;下拉:总线供电);
Pin83:RESETJ,复位(低电平有效,≥40us);
这些引脚和相关模式设置在DataSheet中有详细说明,查阅DataSheet即可。
2、电路设计

主控设置为正常多组模式,默认使用总线供电。复位电路用阻容复位电路,挂外部Flash芯片。关于Flash,从DataSheet描述中,在某些特殊的端口配置时需要用到Flash,具体是什么样的配置没有相关说明。在GL35xx USB2.0设计中Flash可以不用,在USB3.0的一般设计中也可以去掉(前提是芯片内有固件)。
3、主控电源
GL3520需要三个等级的电压:1.2V、3.3V、5.0V。
1.2V由外置LDO芯片提供,最大1A输出。

3.3V电源采用主控内部LDO输出。
5.0V由输入端口VBUS提供。
五、辅助电源设计
辅助电源没有太多的设计,直接由外接Micro USB提供。其实对于一般的应用(接U盘,鼠标等)辅助电源可以省略;

六、调试
2020.8.5:第一版PCB打样,版号V1.5。
2020.8.11:PCB和元器件到货。
2020.8.11 晚:手工焊接,USB端口、1.2V电源焊接完成,测试通过。
2020.8.14:电路主控芯片焊接完成。插上电脑,

能识别到USB2.0和USB3.0 。

计算机设备管理中能认到集线器,但是插上3.0U盘后,系统弹出USB设备工作不正常消息,之后设备管理中只能识别到2.0;拔出集线器再插上,还是只能识别到2.0。再插3.0U盘没有反应;而插2.0U盘使用正常。
写入Flash更新固件后,同样也只能识别到2.0。
将输入线换成USB3.0-A接口,仍然只能识到2.0。
查阅相关资料,发现问题应该出在阻抗匹配(85~90ohm)和特殊引脚配置,由于本设计中采用Type-C跳线,所以阻抗匹配会出很大问题(测过,焊点大小、焊锡形状、引线长度不同,都会影响3.0识别);另外,GL3520的一般设计中,如果不交换RX-/+,TX-/+和使用引脚特殊功能,可以不外挂Flash(前提是芯片内部有固件)。
七、PCB版本
V1.0 : 考核题提交版本,到嘉立创PCB打样,过孔直径超制程。
V1.5:2020.8.5 更新:
1、修改过孔直径和位置;
2、微调布局;
存在问题:
1、USB3.0接口封装尺寸(自己画的)与器件有差异;
2、A和B面有部分丝印位置不对;
3、只能识别到USB2.0。
设计图
未生成预览图,请在编辑器重新保存一次BOM
暂无BOM
克隆工程知识产权声明&复刻说明
本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。
请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。









