站内搜索
发作品签到
#第十届立创电赛#【立创开发板】-AI小智训练营
专业版

#第十届立创电赛#【立创开发板】-AI小智训练营

工程标签

DIY设计

272
0
0
0

简介

复刻ai小智

简介:复刻ai小智
第十届立创电子设计开源大赛

开源协议

GPL 3.0

创建时间:2025-08-15 12:34:38更新时间:2025-09-08 13:48:38

描述

一、项目介绍

问天气?问时间?问病情? 基于 SF32LB52 的小智 AI 对话机器人,带着整个互联网的知识,解决你的疑难杂问。
基于 立创开源蓝牙模组 制作的简易AI对话机器人,实现AI实时语音对话。它能够听懂你的情绪,解答你的疑惑,也能分享你的快乐。
 
 

二、硬件电路分析

 
主控用的是 [立创·开源SF32LB52模组](https://item.szlcsc.com/45024582.html),一款蓝牙低功耗芯片,频率 240MHz,集成 8MB PSRAM 和 16MB Flash,支持锂电池直接供电。BLE 连接功耗(1S间隔)仅需 7μA,BT连接功耗(1S间隔)仅需 10μA,BLE + BT 双连接功耗比同行单BT连接功耗还能降低 60%。
 

三、原理图与PCB设计

 
走线以直线为主,如需拐弯时拐角以135°钝角或圆角优先,减少直角的使用;
- 走线线宽电源线宽大于信号线,该项目中信号线走线宽度为10btmil,电源走线为70mil,GND网络使用铺铜的方式连接;
- 对整板进行覆铜,最好结合PCB布局情况来调整覆铜范围;
- 覆铜完成后如果还存在飞线,可通过在存在飞线的位置放置对应网络的过孔或者是调整走线位置使网络能够连接,也可以采用手动接线的方式消除飞线;
- 走线完成后可在“工具”菜单栏选择泪滴添加,加强焊盘与走线的连接,最后再进行覆铜操作,如果对走线有移动调整也应使用快捷键Shift+B进行重建覆铜。
 
完成走线后点击底部面板中的检查DRC按钮,若显示无报错警告,则代表该PCB设计完成。实际设计过程中往往可能出现各种错误,也可以通过检查DRC找到错误点进行修复,确保PCB板设计一板成功!

四、固件下载烧录

硬件准备

前置准备

因训练营中每位同学的设计都有可能不同,在此仅介绍参考设计的硬件,有改动的同学可以进行参考并针对自己的板子进行相关调整。
  1. 准备一个 CR123A 电池,需要注意在后续的下载过程中,电池的电量需要保持充足。因为该板子没有其他供电路径,串口模块无法供电!!

连接喇叭

应该将喇叭连接到板子的喇叭连接器上,注意该板子的功放最大输出功率仅有 1W,建议使用 8Ω的喇叭。

下载程序

硬件连接完成即可开始下载固件
在开始之前,我们需要进行一些前置工具,请确保完成以下的步骤:
  1. sftool: 用于SF32系列SoC芯片的烧录
  2. 下载固件: 开发板的固件位于 https://github.com/78/xiaozhi-sf32/releases,我们下载最新release版本的压缩包。需要注意的是,我们一共需要bootloader.binER_IROM2.binER_IROM3.binER_IROM1.binftab.bin这五个文件。 建议先下载sftool工具,下载完成后将这些文件放在sftool文件夹中,与sftool.exe同一路径。

下载sftool

sftool 是一个开源软件,可以在GitHub 上找到它的源码。不过我们现在并不需要关心源码,只需要下载编译好的二进制文件即可。
我们可以在Release 页面中找到最新版本的sftool,其中最靠前的版本并且有着Latest绿色标签的就是最新版本。例如我现在的最新版本上0.1.5,看起来是这样的:

 

 

 

 
 
 
 
 
 

设计图

未生成预览图,请在编辑器重新保存一次

BOM

暂无BOM

3D模型

序号文件名称下载次数
暂无数据

附件

序号文件名称下载次数
1
成品.mp4
0
2
3D_插件版V1.3外壳设计V1_顶壳.stl
0
3
按键帽.STL
0
4
3D_插件版V1.3外壳设计V1_底壳.stl
0
5
BOM.xlsx
0
克隆工程
添加到专辑
0
0
分享
侵权投诉
知识产权声明&复刻说明

本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。

请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。

底部导航