站内搜索
发作品签到
专业版

USB3.0逻辑分析仪-16通道200MHz-CH32H417版

工程标签

429
0
0
3

简介

基于CH32H417的逻辑分析仪,单芯片方案,支持16通道200MHz采样率,额外附赠2通道20Msps模拟信号采样功能!PC端软件基于经典的开源软件PulseView。

简介:基于CH32H417的逻辑分析仪,单芯片方案,支持16通道200MHz采样率,额外附赠2通道20Msps模拟信号采样功能!PC端软件基于经典的开源软件PulseView。
复刻成本:40

开源协议

GPL 3.0

创建时间:2026-05-26 11:12:05更新时间:2026-05-26 17:34:11

描述

恭喜你,发现了整个立创开源平台采样率最高的逻辑分析仪!

本逻辑分析仪额外附赠模拟信号采集功能~

 

项目简介

基于沁恒USB3.0双核MCU芯片CH32H417的单芯片开源逻辑分析仪,无需FPGA即可实现16通道200MHz采样率的数字信号采样2通道最高20Msps采样率的模拟信号采样功能。PC端配套软件基于经典的开源软件PulseView,并在PulseView的基础上做了一些改良。

MCU工程代码和PC软件代码均开源。

没有外壳?外壳制作中,打印好了就更新。

下表列出了目前立创开源平台上逻辑分析仪的总体情况,从性能上看,本项目确实是“拳打赛普拉斯,脚踢树莓派”了~

主控芯片

立创平台方案总数

USB版本

USB速度

通道数

采样率

CH32H417

(沁恒MCU,本方案)

1个

USB3.0

(最快)

5Gbps

16CH

200MHz

(连续)

CYUSB3014(赛普拉斯)

1个

USB3.0

5Gbps

16CH

100MHz

CY7C68013(赛普拉斯)

20个

USB2.0

480Mbps

8CH

24MHz

RP2040(树莓派MCU)

13个

USB1.1

12Mbps

24CH

100MHz

(非连续)

RP2350(树莓派MCU)

1个

USB1.1

12Mbps

24CH

200MHz

(非连续)

上表按照USB接口速度排序。USB速度其实是开源逻辑分析仪常见的性能瓶颈之一,比如树莓派的两款方案,看起来采样率很高,但由于USB速度跟不上,因此高采样率下无法连续采样。

相比之下,本方案的主控CH32H417提供USB3.0接口,理论上16通道200MHz连续采样的时间是无限的(实际取决于PC的内存大小)。

如果把主频配到500MHz,采样率还可以进一步提升到250MHz,这时使用8通道才能可靠传输。

 

功能特点

Type-C接口,支持5Gbps超高速USB3.0数据传输,兼容USB2.0。

详细参数见表:

  • 逻辑分析仪参数

通道数

采样率

可采电平电压标准

触发阈值调节

I/O耐压

16ch/8ch

200MHz

1.2V-5V

0.8V-2.3V

0V-5.8V

连续采样时间

支持操作系统

取决于PC内存容量

例如,16ch下64G主机可采16s

Windows10/11

采样通道数可选16通道、8通道。

本设备最大采样率为200MHz,最大采样率不会因减少通道数而增加。

在USB2.0模式下,受USB2.0通信速度限制,8通道采样率为40MHz,16通道为20MHz。

  • 模拟信号采样

通道数

采样率

采样电压范围

2ch

20Msps

0V至4.5V

由于DMA工作时只能选择1路,无法自动切换,因此两个通道暂时不能同时工作。

 

系统结构和工作原理

与赛普拉斯CYxxx方案和树莓派MCU方案相比,本方案不需要外挂EEPROM,无需电平转换芯片即可支持1.2V至5V的不同电压标准。当然也不是没有不足,比如逻辑分析仪的输入暂时没有做高压防护。

整个系统的构成很简单,1颗主控MCU芯片CH32H417、1颗Type-C正反插自适应模拟开关芯片CH9441P、1颗电源芯片CH2003K、1颗运放OPA2322。先上方案框图,再逐个介绍。

 

 

主控:CH32H417

逻辑分析仪的核心,主要功能包括数字信号、模拟信号采样,以及采样数据的上传。

--数字信号采样:

使用CH32H417的通用高速接口UHSIF对输入的数字信号进行采样;

支持1.2V至5V逻辑电平,最多16通道,200MHz采样率;

目前只做了由内部时钟控制的连续采样。

--数字电平触发阈值的调节:

通用高速接口UHSIF的I/O支持独立供电,I/O供电电压可以通过芯片的VIO18引脚输入。默认状态下,VIO18使用芯片内部LDO产生的1.8V电压,将内部LDO断开后,可通过外部给VIO18引脚提供1.2V至3.3V,使逻辑分析仪支持1.2V至5V电平(高于3.3V的电平,使用3.3V电平的触发阈值)。

输入VIO18引脚的1.2V至3.3V由DCDC产生,电压由MCU控制。经过1个27k欧姆的电阻,将CH32H417芯片DAC的模拟信号接入外部DCDC的FB反馈回路,通过改变DAC输出电压,即可调节DCDC输出电压,目前设计的可调范围为1.0V至3.3V。

--模拟信号采样:

使用CH32H417的高速模数转换HSADC对输入的模拟信号进行采样。

HSADC的最高采样率是20Msps,提供双通道。由于DMA不能动态切换,同时刻只采1路。

--与PC端软件的通信

CH32H417自带USB3.0和USB2.0接口,逻辑分析仪连接到PC后,根据PC支持的USB接口版本,建立USB3.0或USB2.0连接,通过USB接收命令并发送采样数据。需要注意的是,在USB2.0模式下,逻辑分析仪的最大采样率只有8ch@40MHz或16ch@20MHz。更高采样速率仅在USB3.0模式下提供。逻辑分析仪与PC软件的通信协议会整理到附件中。

电源芯片:CH2003K

这是1颗DCDC和LDO二合一的电源芯片。逻辑分析仪从Type-C接口的VBUS获取5V电源,作为CH2003K的输入。CH2003K基于内部LDO输出1路3.3V,作为CH32H417的电源,同时经由DCDC,在CH32H417的DAC的控制下,输出可调的1.2V至3.3V电源,用作通用高速接口UHSIF的I/O独立电源,使逻辑分析仪实现1.2V到5V多套电平逻辑的支持。

Type-C正反插自适应:CH9441P

CH32H417自带USB PD PHY,支持Type-C的PD通信,可以和外部模拟开关芯片联动,实现Type-C母口的正反插自适应。

这里偷个懒,直接使用一颗CH9441P实现相同的效果。CH9441P是自带CC信号输入的Type-C正反插自适应USB3.0模拟开关,可以根据CC线的状态切换USB3.0的路径。

模拟信号处理:OPA2322

CH32H417的ADC输入电压范围在0V至3.3V,使用分压电路和运放OPA2322组成的跟随器将模拟信号的采样范围提升至接近5V。

过流/短路保护

目前使用PTC自恢复保险丝提供短路保护。

下一版考虑换用低压降二极管CH213。这个器件相当于自恢复保险丝加上肖特基二极管,在5V下支持约1A电流,对本应用来说裕量很足,而且自带过流保护和短路保护,导通压降更低,过流保护也更快。

LED指示灯

PCB上有三个LED灯,红灯常亮表示电源接通,蓝灯常亮表示固件正在运行,绿灯常亮表示USB连接成功,绿灯闪烁表示USB正在传输数据。

 

MCU软件工程和固件烧录流程

逻辑分析仪包括两个工程,分别对应IAP程序和APP程序,要分别下载。

具体流程如下:

首先,编译IAP工程,得到IAP固件。用WCH-LINK等工具,将固件下载到CH32H417中。

然后,编译APP工程,得到APP固件(V5F工程-obj文件夹-CH32H417_Logic_Analyzer_APP.bin)。打开PC端软件Logic Analyzer,将逻辑分析仪连接到PC。待逻辑分析仪与PC端软件连接成功后,使用软件自带的“帮助-固件升级”功能将APP固件下载到CH32H417中。

由于立创开源平台附件大小限制,PC端软件Logic Analyzer使用分卷压缩,需下载001、002两个附件后解压。

APP固件下载完成后,逻辑分析仪即可正常使用。

 

PC软件截图

下图展示了PC端软件进行串口、SPI、模拟信号采集的工作界面,软件基于经典的开源软件PulseView。

3D外壳模型(待补充)

PCB打板注意事项

4层板,1.2mm板厚,3313层压结构。

设计图

未生成预览图,请在编辑器重新保存一次

BOM

暂无BOM

3D模型

序号文件名称下载次数
暂无数据

附件

序号文件名称下载次数
1
CH32H417_Logic_Analyzer_1v0.zip
25
2
LogicAnalyzer-pre0v1-windows.zip.001
27
3
LogicAnalyzer-pre0v1-windows.zip.002
30
克隆工程
添加到专辑
0
0
分享
侵权投诉
知识产权声明&复刻说明

本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。

请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。

评论

全部评论(1
按时间排序|按热度排序
粉丝0|获赞0
相关工程
暂无相关工程

底部导航