站内搜索
更多
ltc2208模块
专业版

ltc2208模块

642
0
0
2

简介

LTC2208 ADC模块,130MSPS 16BIT ADC,时钟由FPGA输入,方便使用,V1.1中可能会改进为可外部输入(如果有的话)

简介:LTC2208 ADC模块,130MSPS 16BIT ADC,时钟由FPGA输入,方便使用,V1.1中可能会改进为可外部输入(如果有的话)
复刻成本:50

开源协议

GPL 3.0

(未经作者授权,禁止转载)
创建时间:2025-09-26 16:50:53更新时间:2025-09-28 09:39:30

描述

LTC2208 ADC模块   实际效果如下图

该ADC采用巴伦耦合,当前版本采用与手册相同配置,第一个巴伦为MABA007159,第二个为MABAES0060,可以提供足够的带宽,满足带通采样的需求,但带通采样时要把第一级滤波器拆了。MABAES0060手册标注为0.3-200Mhz,但LTC2208的SHA可以支持到700Mhz,要对超过200Mhz的信号进行采样,建议更换该巴伦。

模块中共有4处可以调整的地方:

1.PGA的开启与关闭

ltc2208自带一个放大器,通过两个电阻选择将PGA PIN连至VCC或GND,选择增益大小,PGA PIN连VCC时输入范围为1.5VPP,连GND时为2.25VPP。同时,选择1.5VPP输入范围时会导致信噪比恶化。

2.RAND功能

RAND接VCC时,D0与D1-D15异或,RAND接GND时,正常输出。目的是为了减少数字信号耦合的影响。

3.MODE选择

0V:偏移二进制输出格式,禁用时钟占空比稳定器

1/3VDD:偏移二进制输出格式,启用时钟占空比稳定器

2/3VDD:补码输出格式,启用时钟占空比稳定器

VDD:补码输出格式,禁用时钟占空比稳定器

通过两个电阻分压来实现。

4.DITH

DITH接高是启用内部DITH,接低禁用内部DITH,好像是可以提升低信号幅度的SFDR,不太能理解,大家可以试一下

设计图

未生成预览图,请在编辑器重新保存一次

BOM

暂无BOM

3D模型

序号文件名称下载次数
暂无数据

附件

序号文件名称下载次数
1
ltc2208.v
23
克隆工程
添加到专辑
0
0
分享
侵权投诉
知识产权声明&复刻说明

本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。

请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。

底部导航