
【MP2980设计奖励计划】RC供电设备模块
简介
设计基于MP2980GR-Z同步四开关Buck-Boost控制器
简介:设计基于MP2980GR-Z同步四开关Buck-Boost控制器开源协议
:CC0 1.0
描述
MP2980 四开关升降压模块 · 24V → 19V / 120W
- 项目简介
本设计基于MP2980GR-Z同步四开关Buck-Boost控制器,搭配4颗BSC059N04LS6功率MOS、XAL1010-103MED(10µH)屏蔽电感,实现24V输入转19V固定输出,额定功率120W。
适用于19V笔记本、NUC小主机、RC设备供电,可替代原装电源适配器。因输入电压高于输出电压,设备常态工作在Buck模式,四开关架构可实现输入电压波动、冷启动时平滑切换,避免传统Buck电路临界占空比输出不稳的问题。
- 核心方案与器件选型
2.1 主控芯片:MP2980GR-Z
参数 规格
拓扑结构 同步四开关 Buck-Boost
输入电压 17~24V
输出电压 0.5V-28V(I²C可编程 / FB电阻定压)
封装 QFN-32(4×4mm),带散热焊盘
开关频率 200/300/400/600kHz 可选
控制模式 Buck域谷值电流模式,Boost域峰值电流模式
保护功能 OCP、SCP、OVP、UVLO,支持电流监控IMON
附加特性 抖频EMI优化、软启动、输出放电、FCCM
选型优势:支持输入输出电压跨域无缝切换,外置MOS可做大功率,数字接口拓展性强。
2.2 功率管:BSC059N04LS6(×4)
四开关Buck-Boost采用两组半桥拓扑,回路结构:
VIN → Q1上管 → SW1 → 电感 → SW2 → Q3上管 → VOUT
Q2下管、Q4下管 接功率地
参数 规格
VDS 40V
导通电阻 5.9mΩ(@VGS=10V)
额定电流 59A(25℃)
封装 TDSON-8FL,底部带散热焊盘
选型说明:满载输出电流约6.32A,器件导通损耗低;搭配底层过孔+大面积铜皮,自然散热即可满足连续工作需求。
2.3 功率电感:XAL1010-103MED(10µH)
参数 规格
电感值 10µH(±20%)
最大DCR 14.75mΩ
饱和电流 17.5A
额定温升电流 11.5A
结构尺寸 屏蔽式磁芯,11.3×10.0×10.0mm
选型说明:适配300kHz开关频率,可有效控制电流纹波;软饱和特性,可承受短时电流冲击,低漏磁、低噪音。
- 硬件设计要点
3.1 19V固定输出配置
采用FB电阻分压实现固定输出,公式:
VOUT = VFB × (1 + Rtop/Rbot)
选用1%精度0603/0805电阻;采样点取自输出电容后端,分压走线尽量短。
3.2 MOS驱动与自举电路
HG1/LG1:驱动输入侧半桥 Q1、Q2
HG2/LG2:驱动输出侧半桥 Q3、Q4
BST1、BST2引脚分别对应SW1、SW2节点,就近放置0.1~1µF X7R陶瓷自举电容。
3.3 输入/输出电容配置
输入侧(24V):4颗 10µF/50V X7R MLCC + 电解/聚合物电容,提升电流缓冲能力+2颗 100nF/50V X7R MLCC
输出侧(19V):8-12颗 47µF/35V X7R MLCC + 固态电容,压低ESR,将输出纹波控制在200mVpp以内
3.4 PCB布局要求
功率回路(Q1-电感-Q4)走线短、线宽充足,减少换层;
功率地与小信号地分区,仅在主控芯片下方单点共地;
SW1、SW2高频节点远离FB、IMON、I²C等弱信号线路。
4. 预期电气性能
项目 指标
额定输入 24V(兼容17-25v)
额定输出 19V / 6.32A(120W连续)
典型效率 88% - 96%
输出纹波 <200mVpp
保护机制 UVLO、OVP、OCP、SCP
散热方案 底部散热过孔,自然对流散热
5. 核心物料清单
位号 型号 描述 封装
U1 MP2980GR-Z 四开关升降压控制器 QFN-32(4×4mm)
Q1~Q4 BSC059N04LS6 N沟道功率MOS TDSON-8FL
L1 XAL1010-103MED 10µH屏蔽功率电感 11.3×10.0×10.0mm
- 输入电容 47µF/50V X7R + 储能电容 1206/贴片电解
- 输出电容 47µF/35V X7R + 固态电容 0805/贴片固态
- 自举/旁路电容 0.1~1µF X7R 0402/0603
完整BOM含立创商城编码,详见附件Excel文件。
- 使用与调试注意事项
上电流程:先接入正常输入电压,确认使能条件正常;电阻定压版本务必核对FB分压电路无错焊。
初次调试:从轻载起步,串联限流电阻或使用电子负载测试,禁止直接满载上电。
电感负载:当前规格下电感电流余量充足,若提升连续电流至10A以上,需并联电感或更换更低DCR型号。
地网络设计:保证功率地低阻抗,模拟小信号地仅单点汇接,禁止随意分割地层。
设计图
未生成预览图,请在编辑器重新保存一次BOM
暂无BOM
克隆工程知识产权声明&复刻说明
本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。
请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。








