站内搜索
发作品签到
Alcor AU6989 USB2.0 U盘 安国
标准版

Alcor AU6989 USB2.0 U盘 安国

简介

Alcor AU6989 U盘 方案验证板 安国主控,支持 BGA132、BGA152、BGA136封装的NAND颗粒,支持 SLC/MLC/TLC/QLC

简介:Alcor AU6989 U盘 方案验证板 安国主控,支持 BGA132、BGA152、BGA136封装的NAND颗粒,支持 SLC/MLC/TLC/QLC

开源协议

CERN Open Hardware License

创建时间:2021-06-30 09:29:04更新时间:2022-07-21 11:32:05

描述

验证完成

> 试试画了一个U盘板子,练手四层板

IMG_1789.HEIC.JPG.JPG
lADPDhYBRhHDFrjNAjjNAvQ_756_568.jpg

项目背景

那一天是高三冬日的一节化学课,看着满屏板书我昏昏欲睡,于是偷偷拿出手机打开了淘宝,看看有啥好玩的东西。
突然我眼前一亮,老王上新的 CBM2098S U盘空主控板,0.5元一个,我喜出望外,想着自己做些U盘,一定很好玩。遂余额-55。

image.png

到货了,拆开包装,一阵失落感,居然是TSOP48的闪存座。而且除了CBM2098S,还有另外一种主控:AU6989SNHL-GT。

lADPDgtYyiOILCrND8DNC9A_3024_4032.jpg

现在的闪存芯片BGA的更多,这样的TSOP48让我很为难啊,而且TSOP48蛮难焊接的,从废旧机顶盒里拆了一个闪存做了一个128M的U盘,加之高考临近。我对它没有什么兴趣了。

高考后,我偶然发现了LCEDA这个软件,试着花了些简单的板子,感觉很好用,让我这个三次下载AD又三次删除AD的铁废物看到了新的光明。
7月1日,嘉立创免费打样4层板子,我知道,是时候了却我那未结的心愿了,于是爆肝一晚画出了电路。又经过几次修改,几次打样测试,终于有了这一个可以使用的主控板。

项目简介

一个基于安国 Alcor AU6989 的U盘主控板(PCBA),最小化设计,最少外围电路,支持VCCQ 3V3的闪存。

  • 支持主控
    • 需要焊接晶振(9,10脚为晶振脚位,自行设计)<- 这些主控真的还能买到吗(
      • AU698X 系列
      • AU699X 系列
    • 无须晶振
      • AU6989SN-GT 系列
  • 理论 支持 NAND Flash 种类(具体型号支持列表请参照固件提供)
    • BGA132 SLC/MLC/TLC/QLC
    • BGA136 SLC/MLC/TLC/QLC
    • BGA152 SLC/MLC/TLC/QLC
    • 最大2CH 4CE 或 1CH 8CE

更新日志

  • V1.4
    • 重构布线,PCB布局
    • 验证成功
      image.png
  • V1.3
    • 验证完成,成功开卡
    • 板子画的太菜了被打了,重新画呜呜呜
    • 低质量USB A头 我真爱你啊!!!
      image.png
      image.png
      image.png
      image.png
  • V1.2
    • 验证部分成功,存在问题
    • 测试上电电脑蓝屏了:USB数据线接反(草
    • 飞线后认盘,认闪存
      image.png
  • V1.1
    • 更新BGA152焊盘,使用简化设计
    • 主控采用斜角设计,暂时移除晶振电路
    • 增加三星27nm支持跳线SB1
      image.png

image.png

  • V1.0
    • 完成绘制,打样制作
    • 验证失败,存在问题

1

开卡软件设置

量产工具版本:ALCOR_U2_MP_v19.04.01.00
默认配置就行,软件请自行百度(

设计图

未生成预览图,请在编辑器重新保存一次

BOM

暂无BOM

3D模型

序号文件名称下载次数
暂无数据

附件

序号文件名称下载次数
暂无数据
克隆工程
添加到专辑
0
0
分享
侵权投诉
知识产权声明&复刻说明

本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。

请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。

底部导航