站内搜索
发作品签到
VL822 10Gpbs 2A2C扩展坞
专业版

VL822 10Gpbs 2A2C扩展坞

工程标签

RISC-V

消费电子

1.5k
0
0
41

简介

基于VL822_Q8,另采用PD控制器对C口正反插检测

简介:基于VL822_Q8,另采用PD控制器对C口正反插检测
复刻成本:50

开源协议

GPL 3.0

(未经作者授权,禁止转载)
创建时间:2026-05-27 13:57:19更新时间:2026-06-18 10:01:36

描述

VL822 10Gbps 2A2C 扩展坞

基于 VL822_Q8 的 USB 10Gbps 高速扩展坞方案

一个 USB-C 上行口,扩展 2 个 USB-A + 2 个 USB-C 下行接口

USB 10Gbps 2A2C VL822_Q8 WCH INSIDE Type-C 正反插识别

1. 项目概述

1.1 项目名称

VL822 10Gbps 2A2C 扩展坞

1.2 设计目的

这是一款基于 VL822_Q8 的 USB 高速扩展坞。它通过一个 USB-C 上行口 连接电脑,并向外扩展出 2 个 USB-A + 2 个 USB-C 下行接口,目标速率可达 10Gbps

相比普通 USB 2.0 Hub,这个项目更偏向高速外设扩展场景,例如移动硬盘、采集卡、高速读卡器、U 盘、USB 网卡等设备。板上另外使用 CH641P 作为 PD / Type-C 相关控制器,用于处理 C 口正反插检测,让 Type-C 下行口使用更方便。

1.3 适用范围

开源广场里已经有一些基于 VL822 系列的高速 Hub / 扩展坞方案,但部分 Demo 中使用的 VP225 / VP226 不太容易购买。这个项目选择基于 VL822_Q8 重新整理一套更容易复刻的 2A + 2C 扩展坞方案。

VL822_Q8 相比部分同系列方案的优势在于:芯片内部已经集成了上行 MUX,以及下行部分端口相关的 MUX 资源,可以减少外部器件数量,简化整体设计。

2. 设计功能说明

2.1 主要功能

上行 USB-C 输入

通过 Type-C 数据线连接电脑,作为扩展坞上行端口。

10Gbps 高速传输

面向高速 USB 外设,适合移动硬盘、读卡器、采集设备等场景。

2A + 2C 下行输出

扩展 2 个 USB-A 和 2 个 USB-C 接口,兼顾传统外设和新款 Type-C 外设。

CH641P 正反插检测

每个 C 口使用 CH641P PD 控制器进行 PD 握手及识别,改善 Type-C 正反插使用体验。

低成本复刻

项目复刻成本约 50 元,适合学习高速 USB Hub 设计与桌面扩展坞制作。

项目功能图

2.2 工作流程

本项目采用正常 10Gbps USB Hub 工作架构。整体逻辑可以理解为:一路 USB-C 上行输入,经过 VL822_Q8 Hub 主控后,扩展为 2 个 USB-A + 2 个 USB-C 下行接口;其中 Type-C 上下行接口由 CH641P 负责 PD 握手、CC 检测和正反插识别。

3. 硬件设计说明

3.1 整体硬件架构

整机可以按三条链路理解:USB 高速数据链路Type-C 口向识别链路电源与保护链路

① USB 高速数据链路

USB-C 上行口接入电脑后,VL822_Q8 负责 USB 数据分发,将上行链路扩展到 2 个 USB-A 与 2 个 USB-C 下行接口。

② Type-C 口向识别链路

上下行 C 口都需要处理正插、反插和角色识别问题。本项目使用 CH641P 作为 PD 控制器,对 C 口进行正反插检测。

③ 电源与保护链路

USB 扩展坞需要保证多个下行口插拔时系统稳定,因此电源输入、VBUS 分配、去耦电容和接口周边布局都需要重点关注。

3.1.1 整体硬件数据链路图

image-20260618025522908.png

3.2 主控芯片

VL822_Q8 是本项目的核心 USB Hub 芯片,负责把一路 USB 上行连接扩展为多个下行端口。项目目标速率为 10Gbps,因此 PCB 布线时需要关注高速差分线的阻抗、线长、过孔数量、参考平面连续性和接口附近的回流路径。

设计时建议重点关注:
  • USB 高速差分线尽量短、直、少过孔;
  • 差分对保持等长与间距一致;
  • 接口附近避免参考平面割裂;
  • ESD、共模电感等器件布局应靠近接口;
  • 芯片供电去耦电容尽量贴近电源引脚放置。

3.3 电源设计

本项目使用 RY3420 DCDC 完成电源转换,将 5V 转换为 3.3V1.0V,为 VL822_Q8、CH641P 及相关外围电路提供稳定供电。

3.4 PD 控制器设计

本项目的一个重点是:下行不只是 USB-A,也包含 USB-C。Type-C 接口虽然插拔方便,但在扩展坞下行口设计中,需要考虑正反插检测与信号切换问题。

这里采用 CH641P 对每个 C 口进行 PD / 口向相关识别。固件部分使用电阻识别 DFP / UFP,用于判断接口状态并辅助完成正反插检测。

上行 CH641P 作为 SNK / UFP,用于 PD 握手设备电源能力,一般为 5V 3A;下行 CH641P 作为 SRC / DFP,向握手的设备发送电源能力,一般为 5V 3A。同时通过检测握手的 CC 通路,识别 Type-C 正反插方向。

CH641P PD 控制器设计

3.5 Type-C 识别逻辑流程图

image-20260618025547312.png

3.6 PCB 设计说明

本项目为 2A2C 扩展坞,接口布局直接影响成品体验。建议将上行 USB-C 单独放置,避免和下行口混淆;2 个 USB-A 与 2 个 USB-C 下行口则根据外壳方向统一排布,方便外设插拔。

4. 软件设计说明

4.1 软件开发环境

软件开发环境为 MRS2 + CH641P 官方 EVT

4.2 程序结构

待开源完善。

5. 程序下载与调试说明

5.1 下载接口说明

  • 使用 WCH LinkE 和 Type-C 转接板 × 2 对 CH641P 进行程序下载。
  • VL822_Q8 下载固件请参考立创其他开源链接项目,后续可能增加页面说明。

5.2 CH641P 下载步骤

5.2.1 上行 CH641P

线序说明:

LinkE 侧 PCB Type-C 转接板侧
5V VBUS
GND GND
SWDIO CC1
上行 CH641P 下载接线

5.2.2 下行 CH641P

线序说明:

LinkE 侧 PCB Type-C 转接板侧
5V 左侧 Type-C VBUS
GND 右侧 Type-C 转接板 GND
SWDIO 右侧 Type-C 转接板 CC1
下行 CH641P 下载接线

5.2.3 打开 WCH-LinkUtility

查找到 LinkE 之后,打开文件并点击箭头处按钮即可。

WCH-LinkUtility 下载步骤

5.3 常见下载问题

参考对应下载说明文档。

6. 复刻建议

6.1 复刻前准备

本项目页面标注复刻成本约 50 元。实际复刻成本会受到 PCB 数量、SMT 贴装、接口品牌、线材、外壳和运费影响。

建议复刻前先确认:
  • VL822_Q8 是否容易采购;
  • CH641P 是否有库存;
  • Type-C、USB-A 接口封装是否与 PCB 匹配;
  • 是否需要 SMT 贴装;
  • 是否准备制作外壳。

6.2 PCB 打样建议

推荐板材参数:JLC04161H-7628 ±20%

6.3 上电检查建议

首次上电前建议检查:
  • 电源输入是否正确;
  • 3.3V、1.1V 等电压是否正常;
  • 是否存在短路;
  • 芯片方向是否正确;
  • 关键外设是否焊接正确。

6.4 复刻风险提示

风险提示:

本项目属于高速 USB 10Gbps 设计,对 PCB 工艺、阻抗控制、焊接质量、接口器件、线材质量和调试经验都有一定要求。复刻存在一定风险,建议具备高速差分线设计和调试经验后再进行制作。

7. 版本记录

版本 日期 修改内容 作者
V1.0 26-05-27 初始版本,固件未释放,未进行测速测试。 Lemonwifi
V1.1 26-06-18 1. 修改下行 CH641P 供电为 Hub_5V;
2. 增加 CH641P 固件。
Lemonwifi

8. 附录

8.1 图片资料

附录图片 1
附录图片 2

8.2 测速资料

待更新。

8.3 外壳

感谢大佬 @pt_l 绘制的CNC外壳,可以点击下方链接访问并打样使用。

点击访问CNC外壳页面

设计图

未生成预览图,请在编辑器重新保存一次

BOM

暂无BOM

3D模型

序号文件名称下载次数
暂无数据

附件

序号文件名称下载次数
1
CH641P固件.zip
13
克隆工程
添加到专辑
0
0
分享
Logo GIF0
侵权投诉
知识产权声明&复刻说明

本项目为开源硬件项目,其相关的知识产权归创作者所有。创作者在本平台上传该硬件项目仅供平台用户用于学习交流及研究,不包括任何商业性使用,请勿用于商业售卖或其他盈利性的用途;如您认为本项目涉嫌侵犯了您的相关权益,请点击上方“侵权投诉”按钮,我们将按照嘉立创《侵权投诉与申诉规则》进行处理。

请在进行项目复刻时自行验证电路的可行性,并自行辨别该项目是否对您适用。您对复刻项目的任何后果负责,无论何种情况,本平台将不对您在复刻项目时,遇到的任何因开源项目电路设计问题所导致的直接、间接等损害负责。

底部导航