恒温晶振低相噪时钟源

视频链接：

B站分享视频请点击下方链接，喜欢记得点赞哦！
别让噪声毁了你的射频信号！手把手带你做时钟源

项目简介

本开源硬件为10MHz低相噪时钟源，使用五十四所CTI OSC5A2B02恒温晶振，根据有限的参考资料，该晶振具备±2ppm的调节范围，可以进行校准或者制作驯服时钟源。时钟输出通过分压电路到3.3V范围内，经过LMK1C1104APWR时钟缓冲器分为四路，其中两路采用了五阶LC滤波器，整体可以输出两路正弦波、两路方波。

电源部分采用了超低噪声的LDO，输入电压范围为6.5~16V，强烈推荐6.5V输入，输入电压过高会导致电源芯片发烫影响恒温晶振的工作。电源输入接口采用了DC和螺钉式连接器，开关采用了一个极具质感和手感的拨动开关，通过肖特基二极管实现了电源防反接的功能。

同时通过Solidworks2024设计了完整的硬件外壳，充分保护硬件电路。硬件外壳内侧可以贴导电铜箔胶带实现屏蔽功能，内测的铜箔要和PCB板边缘裸露的金属部分接触，PCB边缘四个M3螺孔可用来固定PCB。

设计过程中对信号和电源完整性进行了考虑，传输线采用共面波导带地的结构，电源部分保证了回流路径的最短。元件的摆放和信号流向配合，整体设计简洁优美。为了保证恒温晶振的热稳定，在恒温晶振周围进行了挖槽，用于阻隔热量的传递。

硬件焊接完成后，通过热成像、示波器、万用表、频谱仪对整体性能进行了测试，频率稳定性和相位噪声非常出色。

本项目采用 CERN Open Hardware License v2 (CERN-OHL-S) 许可协议发布。CERN-OHL 是专门针对硬件设计的开源许可，旨在确保硬件设计的自由分享与协作。

任何获得本项目硬件设计文件（原理图、PCB 布局、3D 外壳模型）的人，都有权查看、修改和分发这些文件。
在任何衍生作品中，必须保留原始作者（JackSong）的署名，确保 PCB 丝印上的 “作者：JackSong” 标志在分发过程中不被移除
硬件友好：不同于软件常用的 GPL 协议，CERN-OHL确保法律效力覆盖到生产出来的实体电路板。
CERN-OHL-S (强互惠型)：如果您对作者的设计进行了改进并公开发布，您必须以相同的 CERN-OHL-S 协议开源您的改进部分。
商业授权：该协议允许个人或公司制作并销售该硬件，但必须公开其使用的设计源文件（包括任何修改过的部分）。

项目功能

高精度频率基准：提供稳定、准确的 10MHz 频率输出，适用于频率计、频谱仪或 SDR 系统的参考源。
多路隔离输出：采用 LMK1C1104APWR 芯片，将一路晶振信号扩展为四路，减少了负载间的相互干扰。
波形多样性：通过硬件滤波配置，同时提供 2 路正弦波（滤除高次谐波）和 2 路方波（保持陡峭上升沿）输出。
频率微调/驯服：支持 $\pm 2\text{ppm}$ 的调节范围，可通过板载电位器手动校准，或接入外部电压实现 GPS 驯服 (GPSDO) 功能。
热隔离设计：PCB 在晶振周围进行了物理挖槽，有效阻隔 PCB 板级热量传递，缩短恒温槽达到平衡的时间。

项目参数

参数名称	技术规格	备注
中心频率	10MHz	核心频率基准
核心晶振	CTI OSC5A2B02	五十四所生产恒温晶振 (OCXO)
供电电压	6.5V∼16V	强烈推荐 6.5V 输入以降低热损耗
正弦波输出	Vpp≈1.3V	2路输出，阻抗 50Ω
方波输出	Vpp≈1.6V	2路输出，阻抗 50Ω
频率微调范围	−2∼+2ppm	对应调节电压 0∼4V
输出通道	4 通道 (SMA)	分为 2 路正弦波与 2 路方波
电源芯片 (5V)	ADM7150ARDZ-5.0	超低噪声 LDO，专供恒温晶振
电源芯片 (3.3V)	ADM7150ARDZ-3.3	超低噪声 LDO，供分配缓冲器
时钟分配芯片	LMK1C1104APWR	高性能时钟缓冲器
输入接口	DC & 2P 接线端子	双电源输入模式，支持防反接
滤波器级数	5 阶 LC 滤波器	用于 RF1 与 RF2 正弦波通道